Código de registro: RE-10-LAB-139 Versión 5.

0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

UNIVERSIDAD PRIVADA
DEL VALLE

FACULTAD DE INFORMÁTICA Y ELECTRÓNI

CA
Informe de Práctica de Laboratorio N.º 8
“DISEÑO COMBINACIONAL CON FPGA – VHDL”

Estudiantes:
Mamani Salas Limbert
Apaza Mamani Gustavo Rafael
Palacios Gonzales Heberth Luis

Docente: Ariel Condo Merlo

La Paz 18 de noviembre de 2022

Gestión II – 2022

1
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

INTRODUCCIÓN A HDL, VERILOG, VHDL

1.- INTRODUCCIÓN Y ANTECEDENTES
Los lenguajes más utilizados para describir el hardware son VHDL y Verilog, los cuales
tienen una sintaxis parecida a la de la programación en C, pero en lugar de ejecutar un
programa, describen la organización de las diferentes partes de este a base de módulos
interconectados; cada módulo está descrito de la siguiente manera:
Inputs: que son las entradas de datos que tiene el módulo.
El código principal que hace dicho módulo con esos parámetros de entrada.
El Output que son los datos de salida del módulo.

2.-MARCO TEÓRICO
El diseño tradicional de sistemas digitales es de bajo costo y con tiempos de desarrollo
cortos, pero es restringido por arquitecturas inflexibles, velocidades de operación y recursos
limitados, así como poco versátiles a la hora de la puesta en marcha, como lo son:
memorias, microcontroladores, procesadores digitales de señal (DSPs), entre otros. Una
solución para estos inconvenientes es el diseño ASIC o de aplicación específica, en
contraparte los tiempos de diseño y fabricación son muy extensos y por ende costosos a la
hora de solucionar un problema particular. Tomando las ventajas de los dos tipos de diseño
expuestos - bajo costo, tiempo de diseño reducido, flexibilidad y versatilidad- surgen los
dispositivos lógicos programables, con la característica particular de poseer todos los
recursos del primer tipo de diseño concentrados en una pequeña área. Estas ventajas no
están completas sin una herramienta adecuada que nos permita organizar y aprovechar
estos recursos; para lo cual surgen los lenguajes de descripción de hardware HDL. El
diseño de sistemas digitales se transforma en una descripción de alto nivel de los
componentes que lo conforman, luego esta descripción configura apropiadamente los
recursos del dispositivo, para finalmente obtener el sistema funcional. Lenguajes De
Descripción De Hardware Los lenguajes de descripción hardware –HDL: hardware
descripción lenguajes-, se empezaron a utilizar en los años 70. Los primeros lenguajes
surgidos no tuvieron gran acogida y es hasta una década después que aparecen los
lenguajes VHDL y Verilog, los cuales son en la actualizad los más utilizados y han
desplazado a los otros lenguajes. La creación de este lenguaje se inicia en el año 1981,
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

con la creación del programa de desarrollo de circuitos integrados de muy alta velocidad
(VHSIC) del Departamento de defensa de Estados Unidos. En el año de 1982 las
compañías IBM, Texas Instrumets, Intermetrics, obtuvieron la concesión para la realización
del lenguaje y de un conjunto de herramientas para su aplicación. En el año de 1987 el
lenguaje VHDL se convierte en la norma 1076 y en el año de 1993 se actualiza con la
norma 1164 [1],[2]. El objetivo principal de utilizar lenguaje VHDL para la descripción de
hardware, es especificar y documentar circuitos y sistemas digitales con un lenguaje formal
que sea entendido tanto por diseñadores como por máquinas –computadoras-. Entre las
principales características del lenguaje se tiene que es ejecutable, lo que permite que la
descripción del hardware se materialice en dispositivos programables; posibilita la
descripción del hardware con distintos niveles de abstracción y es independiente de la
tecnología. Las diferencias entre VHDL y Verilog son: las unidades de diseño múltiple
pueden ser compiladas separadamente en VHDL, mientras que en Verilog, al producirse un
cambio sencillo en el orden de compilación la simulación puede cambiar; el usuario puede
definir el tipo de datos utilizando VHDL; los conceptos de librería, - que permite compilar
proyectos de diseño múltiple -, y paquetes – los cuales pueden ser utilizados por cualquier
unidad de diseño -, solamente existen en VHDL.

3.- OBJETIVOS
- Tener conocimientos del manejo de los Programas Quartus II, ModelSim y el Manual
de usuario de la tarjeta CoreEP4C6E6.
- Poner en práctica las distintas técnicas de descripción en VHDL mediante tres
ejemplos, configurando la tarjeta CoreEP4C6E6, como un decodificador de BCD a 7
segmentos, un multiplexor de 8x1 y un decodificador de 3x8
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

4.- MATERIALES, INSUMOS Y EQUIPOS

MATERIALES Y EQUIPOS
ITEM Denominación Cantidad Unidad
1 Computador personal con 1 pza
Programas Quartus II y
ModelSim

INSUMOS
ITEM Denominación Cantidad Unidad
1 Bread Board 1 pza

2 Tarjeta CoreEP4C6E6 1 pza

5.- PROCEDIMIENTO O DESARROLLO

Parte 5.1
Desarrolle una descripción en VHDL para que un Display de 7 segmentos de cátodo común
conectado a la tarjeta CoreEP4C6E6 muestre los valores binarios representados por cuatro
interruptores (dip switch). Que sigue la secuencia de la siguiente tabla:
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

Código:

ç
Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

Asignación de pines:

Parte 5.2
Desarrolle una descripción en VHDL para un decodificador de 3x8.El decodificador tendrá
la siguiente secuencia:
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

Código en VHDL:

asignación de pines:
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

Parte 5.3
Desarrolle una descripción en VHDL para un Multiplexor de 8x1El multiplexor tendrá la
siguiente secuencia:

Código en VHDL:
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

asignación de pines:
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

6.- CUESTIONARIO

1. Extensión con que crea el archivo fuente en VHDL.

R. Un archivo VHDL es un archivo fuente escrito en el lenguaje VHDL, que significa
Lenguaje de Descripción de Hardware (HDL) de Circuitos Integrados de Muy Alta
Velocidad (VHSIC). Puede usarse para especificar cómo un circuito y sus
componentes operan y se implementan. Es similar al archivo .VHD, pero menos
común.
2. Unidad de diseño VHDL que ve al circuito como una caja negra.
R. Entidad (Entity). – Unidad de diseño que define el nombre del circuito o sistema a
modelar, así como su interfaz como el exterior constituido por sus puertos o
terminales, de tal manera que el diseño pueda ser visto como una “caja negra”.

3. Tres características que tienen un objeto PUERTO.

R. Palabra reservada que define el conjunto de señales que conforman la interfaz de una
entidad, componente o bloque. Cada puerto esta caracterizado por un identificador,
un modo o dirección y un tipo de dato asociado.
4. Gráfico de la tarjeta Altera EP4CE6 Mini Board
 Código de registro: RE-10-LAB-139 Versión 5.0
UNIVERSIDAD DEL VALLE
LABORATORIO DE SISTEMAS DIGITALES II

7.- CONCLUSIONES:

Se pudo concluir con total éxito la presente práctica de laboratorio, desarrollándose a

cabalidad todos las descripciones correspondientes para cada uno de los diseños que nos
planteaba la guía de laboratorio. Por otra parte, se pudo observar que en el momento de
crear las respectivas carpetas para el desarrollo de las descripciones contaban (en algunos
casos) con muchas fallas debido a que el Windows 10 modificaba algunos aspectos de las
carpetas, dándonos errores en nuestras compilaciones y/o simulaciones siendo que la
descripción se encontraba en perfecto estado. Sin embargo, al pasar del tiempo se pudo ir
dominando con mayor facilidad el control de nuestras descripciones concluyendo de una
manera satisfactoria el presente trabajo de laboratorio.

8.- BIBLIOGRAFÍA

• Díaz Fernández, Blanca. (2017). Lenguajes de descripción hardware para la síntesis

de circuitos: VHDL y Verilog : analogías y diferencias : aplicación a un caso práctico

- Archivo Digital UPM. Oa.upm.es. https://doi.org/https://oa.upm.es/48895/

• Roca, J. (2020, October 27). ¿Cómo se diseña el hardware? Así trabajan los

ingenieros de diseño. HardZone; HardZone.

https://hardzone.es/reportajes/quees/diseno-circuitos-verilog-vhdl/