Protocolo I2C

DEFINICION:
Es un protocolo de comunicación que mantienen los distintos circuitos integrados, con uno o
varios procesadores maestros
Existen varios tipos de protocolos, como por ejemplo el USART, el SPI, el BUS I2C entre otros, la diferencia
radica en la velocidad de transferencia, la cantidad de líneas dispuestas para tal tarea y por consiguiente la
cantidad de bits.
En la comunicación USART , si bien es posible la conexión de un microprocesador con varios
dispositivos, esto no es aconsejable, ya que para ello se deben emplear varios puertos del
circuito, por lo tanto, tendríamos menos pines disponibles.
Ahí es donde entra el protocolo I2C, que nos permite la conexión de varios circuitos en simultáneo
mediante el uso de solo dos líneas
ESTRUCTURA:
El protocolo I2C consta de un procesador al que lo llamamos MASTER, éste establece una
comunicación con diferentes circuitos llamados ESCLAVOS, éstos a su vez se comunican entre sí
por medio de dos líneas llamadas SCL y SDA, donde:
SDA = SERIAL DATA
SCL = SERIAL CLOCK

Por la línea SCL, el master establece el ritmo de comunicación y sincronización con los circuitos
conectados
Por la línea SDA, el master envía datos (0 y 1), pero no de manera simultánea, solo uno a la vez
(diferente del protocolo USART), por ello es más lento en comparación a otros protocolos.
También el circuito que conforma el protocolo de comunicación I2C, consta de dos resistencias
PULL UP por donde se generan los estados altos
 COMUNICACIÓN

Dividimos el sistema de comunicación en 2 partes, el maestro y el esclavo ambos van a enviar y

recibir datos, pero es el maestro es quien decide cuando

Mientras que el maestro no de la orden, el esclavo no va a emitir ni recibir datos.

Para lograr generar esos datos (estados altos y bajos) se utilizan resistencias PULL UP

Los esclavos cuentan con pines llamados ADDRES, cuanto más pines tenga, mayor será la cantidad
de bits, de esta forma se genera una dirección de lectura y escritura, la cual es utilizada por el
maestro, para darle la orden de enviar o recibir, a los circuitos conectados.

La transmisión de datos se inicia cuando el master emite un bit de inicio conocido como START BIT
y finaliza con un bit de STOP

Cabe destacar que las líneas SDA y SCL en modo stand by siempre van a estar en estado alto

Entonces, ¿cómo se sabe cuándo comienza la comunicación?

Veamos el siguiente grafico para entenderlo mejor

Cuando nadie esta “hablando” , las lineas SCL y SDA estan en estado alto, el master emite el star
bit, para ello , cierra su swich interno, mandando el voltaje a tierra , generandose asi un cambio de
estado (bajo) en la linea SDA, acto seguido, el master debe enviar una señal al circuito con el cual
se quiere comunicar, esta señal de direccion puede ser de 7 a 10 bit, luego genera otro bit
adicional para indicarle al circuito , que desea leer o escribir informacion.

Cuando el maestro envia datos al esclavo, este último debe responderle al maestro con un bit de
confirmacion (ACK) si esta confirmacion no es enviada, el maestro intentara nuevamente iniciar el
ciclo de comunicación.

Suponiendo que la comunicación se dio de forma exitosa, el esclavo mandó el bit de aceptacion,
entonces el maestro tiene dos opciones:

1- Si NO desea continuar con la comunicación, debe enviar una señal de STOP

2- Si desea enviar mas informacion, el master debe generar nuevamente la señal de star bit,
sin finalizar la comunicación que mantenía

Todo esto es llevado a cabo bajo una sincronizacion establecida por medio de la linea SCL
En estado normal, la línea se encuentra en estado alto, cuando nosotros por ejemplo apretamos el
botón de power para encender la pantalla, el CPU cierra su interruptor sda, manda la señal a tierra
y se genera un estado bajo, comienza el ciclo conocido como start bite y se establece la
comunicación con el circuito encargado de encender la pantalla, por medio de la línea SCL se
produce la sincronización de la comunicación

Lineas adjuntas

Sync y reset
 PROTOCOLO SPI (interfaz periférico serial)

DEFINICION
Es un protocolo de datos síncrono de 4 hilos, utilizado por microcontroladores para comunicarse
de forma rápida con uno o más periféricos a distancias cortas, también puede ser utilizado para la
comunicación entre 2 microcontroladores.
ESTRUCTURA
Este sistema implementa una solución síncrona, es decir, se utilizan 2 líneas diferentes para los
datos y otra para la señal de reloj, obteniendo así una comunicación full dúplex.
También posee una línea extra de activación para el periférico receptor de datos.
-MISO: línea de esclavo para enviar los datos al maestro
- MOSI: línea de maestro para enviar los datos al esclavo
- SCLK: los pulsos del reloj por los cuales se sincroniza la transmisión de datos generados por el
maestro
- SS (selección esclavo): pin con destino a cada uno de los dispositivos esclavos, el cual puede ser
habilitado o deshabilitado por el maestro

COMUNICACIÓN

El proceso de comunicación comienza con la configuración de la señal de reloj en el dispositivo

maestro por el pin SCLK. Luego el maestro activa el seleccionador de esclavo (SS) que corresponde
al dispositivo deseado, de ser necesario hace una espera para que el dispositivo esclavo se
encuentre listo ya sea para la recepción o envió de datos, transcurrido ese tiempo de espera, el
maestro genera la señal de reloj para la sincronización del dato a enviar o recibir
 PROTOCOLO UART

DEFINICION

(TRANSMISOR RECEPTOR ASINCRONO UNIVERSAL)

Es un protocolo de comunicación en serie asíncrona entre un controlador y un circuito

ESTRUCTURA

Este tipo de comunicación usa solo un cable para enviar los datos, más la referencia a
tierra

El cable del transmisor se llama TX y el del receptor se llama RX.

Al no tener un cable por donde generar la sincronización, la comunicación UART necesita

tener una configuración común entre el transmisor y el receptor:

1- Velocidad de transmisión
2- Longitud de los datos
3- Tipo de Bit de inicio y de stop

COMUNICACIÓN

Para generar la comunicación, el protocolo UART necesita un bit de STAR y uno de STOP. Por lo
general la señal de UART siempre está en alto y el bit de inicio está representado por un pulso
bajo, por lo tanto es sencillo para el receptor identificar cuando comienzan los datos, cada vez que
se detecte un pulso bajo, se debe leer los pulsos de entrada. Para que esta lectura no se errónea,
la velocidad de transmisión debe estar preestablecida y ser común entre el emisor y el receptor,
de tal manera que cuando el receptor detecte el bit de inicio, deberá comenzar a contar el tiempo
para calcular cuando empieza un bit y cuando empieza otro, así sucesivamente hasta esperar el bit
de stop, que será representado por un pulso alto
 PROTOCOLO JTAG

Definición

Es un sistema de interfaz estandarizado de comunicación, desarrollado originalmente para ofrecer

la posibilidad de poder verificar circuitos impresos (pcbs)

ESTRUCTURA

La interfaz JTAG consiste de 4 a 5 pines especiales:

TCK: Test Clock

TMS: Test Mode Select

TDI: Test Data In

TDO: Test Data Out

TRST: Test Reset (opcional)

Comunicación

Por la línea TMS se da la configuración del dispositivo mediante la manipulación de una máquina
de estados de un bit.

Por el pin TCK se da la entrada del reloj

Un bit de datos es cargado en TDI y otro sacado en TDO por cada pulso de reloj de la señal
TCK.

 Se pueden cargar diferentes modo de instrucción como leer el ID del chip, verificar el valor de
pines de entrada/salida, manejar pines de salida, manipular funciones del chip, o funciones de
bypass que unen el pin TDI con TDO para lógicamente unir cadenas de varios chips (chips en
cascada).

PROTOCOLO I2S
Definición
Es un estándar de bus desarrollado por Philips para la transmisión de datos de audio entre
dispositivos de audio digital. El bus está dedicado a la transmisión de datos entre dispositivos
de audio y es ampliamente utilizado en varios sistemas multimedia.
Estructura
El bus consiste de al menos tres líneas:
1. La línea de reloj de bit (SCK)
2. La línea de reloj de palabra (llamada también selección de palabra, WS, o reloj izquierda-
derecha (LRCLK)
3. Por lo menos una línea de datos multiplexados (SD)
Opcionalmente, puede también incluir las siguientes líneas:
1. Reloj maestro (típicamente 256 x LRCLK)
2. Una línea multiplexada de entrada para obtener comunicación bidireccional.
Comunicación (diagrama)
Por la línea SCK se obtiene un pulso, por cada bit de datos de audio digital
Por la línea WS: se produce el cambio de canales de datos, tanto izquierdo como derecho
Por la línea SD se expresan en bit, los datos de audio, sin importar la cantidad de bit que
exista en la señal, siempre y bit de valor más alto será el primero en ser transmitido
En este tipo de comunicación, el dispositivo maestro será quién genere la señal SCK y WS

PROTOCOLO DSI
Definición

Traducido como: interfaz serie de pantalla, es una especificación en Alianza con la interfaz
del procesador de la industria móvil (MIPI) destinada a reducir el costo de los subsistemas
de pantalla en un dispositivo móvil. Está comúnmente dirigido a LCD y tecnologías de
visualización similares. Define un bus serie y un protocolo de comunicación entre el host
(fuente de los datos de imagen) y el dispositivo (destino de los datos de imagen).