Preguntas

lOMoARcPSD|10500244
PEI 2018 definitivo - preguntas
Periféricos e Interfaces (Universidad de Las Palmas de Gran Canaria)
StuDocu is not sponsored or endorsed by any college or university

Downloaded by Patita Cuak ([email protected])
lOMoARcPSD|10500244
Examen de convocatoria general y extraordinaria 2012.
1. Respecto del puerto paralelo de un computador tipo IBM PC se puede afirmar que es:
a) Un bus paralelo con capacidad para conectar hasta máximo 4 periféricos simultáneamente.
Diapositiva 3 de PA04 dice que no son 4 periféricos, originalmente 3 y actualmente sólo 1 o ninguno.
b) Un interfaz asíncrono que permite la conexión de periféricos de diferentes velocidades.
Mi lógica es --> Puerto Paralelo = Centronics = Bus Paralelo asíncrono = Interfaz asíncrono. ¿?
c) Un bus síncrono paralelo. No es síncrono. Diapositiva 22 de M1T1.
d) Todas las anteriores son falsas.
2. En el diseño del sistema de entrada/salida (E/S) de un computador basado en el MIPS-32 pude optarse por:
a) Mapear los puertos como memoria (memory mapped I/O) o como entrada/salida (mapped I/O).
b) Mapearlos sólo como memoria. Diapositiva 19 de M1T1. Diapositiva 2 de PA01 (Instrucciones load y store).
c) Mapearlos sólo como E/S.
3. Cuando comparamos los objetivos de diseño de la entrada/salida de un computador respecto del procesador
¿qué aspecto de los citados a continuación puede NO ser un objetivo común?
a) El tamaño.
b) Mejorar el rendimiento.
c) Diseñar un sistema con conexiones estándar. Diapositiva 25 de M1T1 (4º punto).
d) Consumo de potencia bajo.
4. Si en un determinado foro técnico oímos hablar del dato 3 millones de TpsE ¿en cuál de las siguientes opciones
situaría el dato oído? --> TpmC se referiría a TPC-C (Transacciones On-line).
a) Lo entendería como una medida de rendimiento de un sistema de almacenamiento en red.

b) Se podría estar hablando de las prestaciones de un sistema informático dedicado a operaciones en los
mercados financieros. Diapositiva 29 de M1T1. Hace referencia al benchmark TPC-E.
c) Seguramente se estaría hablando del rendimiento del de la red Ethernet.
d) El dato oído puede encuadrarse en cualquiera de las respuestas citadas.
5. ¿Cuál de los siguientes factores puede ser un factor limitativo importante del rendimiento de la entrada/salida?
a) Usar buses síncronos.

b) El sistema de memoria del computador. Junto con el S.O. Diapositiva 31 de M1T1.
c) Usar buses de transmisión serie.
d) Ninguno de los factores citados afectan directamente al rendimiento.
6. En relación al uso de la consulta de estado en un sistema computador podemos decir que:
a) El "overhead" o gasto de tiempo de CPU es independiente de la velocidad de los dispositivos.

b) Es una solución que exige modificaciones hardware adicionales no siempre al alcance.
c) Es una técnica difícil de implementar a nivel de protocolos.
d) El "overhead" o gasto de tiempo de CPU aumenta con los dispositivos lentos. Esto es lógico.

lOMoARcPSD|10500244
7. Cuando un procesador con arquitectura MIPS-32 ejecuta una instrucción que produce un desbordamiento
(overflow) entonces se genera:
a) Una interrupción con código de excepción 0. No, esto es una interrupción como las de las prácticas.
b) Una excepción con código distinto de 0 que puede extraerse del registro de "cause". Dispositiva 9 de PA01
c) Una excepción con vector fijo 12 a partir del que se calcula la dirección de la rutina de servicio.
No tiene porqué. Diapositiva 13 de M1T2.
d) Una interrupción cuyo código puede extraerse del registro "status". Este registro sólo des/habilita interrupciones.
8. En un sistema de interrupciones compatible con el I8086 ¿en qué dirección de memoria se ubicaría la dirección de
la rutina de servicio de un periférico que interrumpe y utiliza el vector 12:
a) 180.
b) 48. Diapositiva 15 de M1T2. Direccion de memoria = nº vector x 4;
c) 480. 12 x 4 = 48
9. En un sistema de interrupciones vectorizado y en daisy-chain ¿cuál de las siguientes afirmaciones es cierta?:
a) La CPU informa de un ciclo de reconocimiento de interrupción con la señal de reconocimiento de interrupción

(INTA) y la identificación de los dispositivos se realiza por consulta de estado.
b) La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y la
identificación de los dispositivos se realiza leyendo sus registros de estado. No vectorizado
c) La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y el
dispositivo se identifica por un dato que deposita en el bus. Diapositiva 12 de M1T2.
d) Todas las respuestas dadas son falsas.
10. ¿Qué acción tiene lugar cuando la rutina de servicio de un periférico envía un comando no específico de final de
interrupción a un controlador i8259? Diapositiva 34 de M1T2.
a) Pone a cero (resetea) el bit activo más prioritario del registro IRR.
b) Pone a cero (o resetea) el bit activo o línea de interrupción más prioritaria del registro ISR.
Diapositiva 35 de M1T2.
c) Pone a cero el bit activo más prioritario tanto del registro IRR como del registro ISR para que se pueda
interrumpir de nuevo por la línea asociada a dicho bit.
11. En la gestión de interrupciones de un procesador con arquitectura MIPS-32 similar al utilizado en las prácticas de
la asignatura, ¿En cuál de las siguientes opciones (sólo nos interesan los 16 bits menos significativos) se permitiría
las interrupciones de un periférico conectado al nivel 1 de las interrupciones hardware?
a) Registro "status" = 0x0201.

b) Registro "status" = 0x8001.
c) Registro "status" = 0x0801. Dividir el binario en grupos de 4 de izq a der y sacar el número en hexadecimal.
d) Ninguno de los anteriores.
12 . Un bus es ...
a) El conjunto de cables que lleva la energía necesaria para alimentar a los diferentes subsistemas.
b) Un conjunto de cables de propósito general.
c) Un siempre conjunto de conductores para transferir la información mediante niveles de tensión eléctrica.
d) Un canal de comunicación compartido, que utiliza un conjunto de cables o vías de comunicación para
conectar múltiples subsistemas. Diapositiva 22 de M2T1.
e) Un canal de comunicación, que utiliza un conjunto de cables o vías de comunicación para conectar dos
subsistemas.
f) Todas las otras son falsas.

lOMoARcPSD|10500244
13 . Una línea de un bus que es "open-collector" ...
a) Necesita que exista una resistencia de "pull-up" y se produce un "or-implícito" entre todas las conexiones.
Diapositivas 43, 44, 45 y 47 de M2T2. --> Or-implicito. Lo de pull-up lo busqué por Internet.
b) Necesita que exista una resistencia de "pull-up" y se produce un "and-implícito" entre todas las conexiones.
c) Necesita que exista una resistencia de "pull-down" y se produce un "and-implícito" entre todas las conexiones.
d) Necesita que exista una resistencia de "pull-down" y se produce un "or-implícito" entre todas las conexiones.
e) Necesita que exista una resistencia de "pull-up" y se produce un "xor-implícito" entre todas las conexiones.
f) Necesita que exista una resistencia de "pull-down" y se produce un "xor-implícito" entre todas las conexiones.
g) Todas las otras son falsas.
14. En el bus PCI la señal IRDY#: Todas las señales están en la diapositiva 44 de M2T2.
a) Es activada por el dispositivo seleccionado cuando ha reconocido su dirección. (DEVSEL#)

b) Es activada por el maestro del bus y durante la lectura indica que el maestro está preparado para aceptar
datos y durante la escritura indica que hay un dato válido en bus.
c) Es activada por el dispositivo seleccionado cuando ha reconocido su dirección. (DEVSEL#)
d) Es activada por el maestro para indicar el comienzo de una transferencia y la desactiva anticipadamente para
indicar que va a terminar la transferencia. (FRAME#)
e) Es activada para indicar que se trata de una operación atómica indivisible que puede necesitar varias
transferencias. (LOCK#)
15. La latencia de la transmisión en un bus paralelo ...:
a) Es un factor directamente relacionado con el ancho de banda, de forma que cuanto mejor es el ancho de
banda, mejor es la latencia.
b) Es lo que ha obligado a que existan las operaciones de lectura-después-de-escritura.
c) Es un factor que se contrapone al ancho de banda y que lo limita.
d) Es mucho mejor cuando aumentamos la frecuencia de reloj del procesador.
e) Es un factor que no tiene porque mejorar al aumentar el ancho del bus. Diapositiva 10 de M2T2.
16. El bus PCI de 64 bits tiene ...
a) Líneas de test que siguen el estándar IEEE para procedimientos de test.

b) Parejas de líneas REQ-GNT para permitir la gestión centralizada de múltiples maestros. Diapositiva 70 de M2T2.
c) Líneas de soporte de cache para permitir memorias de cache en el bus asociadas a otro dispositivo.
d) Líneas de interrupción no compartidas, de tal forma que cada dispositivo puede generar peticiones a un
controlador de interrupciones.
e) Todas las anteriores son ciertas. Diapositiva 46 de M2T2.
f) Todas las anteriores son falsas.
17. El método de arbitraje ...:
a) Centralizado permitiría fácilmente implementar (simular) una política daisy-chain, pero no al contrario.
Diapositiva 14 de M1T2. Diapositiva 27 de M2T1.
b) Daisy-chain permitiría fácilmente implementar (simular) una política centralizada, pero no al contrario.
c) Centralizado y daisy-chain, ambos, permiten de forma sencilla implementar (simular) un arbitrio del otro tipo si
ello fuese necesario.
d) Centralizado así como el daisy-chain son construcciones hardware distintas que impiden que uno se comporte
como el otro.
e) Todas las otras son falsas.

lOMoARcPSD|10500244
18. El propósito de las líneas de control es ...:
a) Designar la fuente o el destino del dato situado en el bus de datos.

b) Proporcionar un camino para transmitir datos entre los módulos del sistema.
c) Determinar quien accede a las líneas de datos y direcciones y gestionar el uso que se hace de esas líneas.
d) Determinar cuántos bits se pueden transmitir de forma simultánea y, por tanto, la velocidad de transferencia.
e) Determinar el tamaño máximo del espacio de direcciones del sistema.
19. En un sistema de bus único con muchos dispositivos ...
a) Los dispositivos tardan menos en coordinarse ya que todos comparten el mismo bus y la velocidad aumenta.
b) Los dispositivos tardarán más en coordinarse al compartir el mismo bus y la velocidad empeora.
c) Los cambios realizados en una parte de la arquitectura no afectan a las demás partes.
d) Se consigue alta velocidad ya que acerca al procesador los dispositivos que exigen un rendimiento elevado.
20. En el caso de un bus multiplexado ...
a) Primero se especifica la dirección y luego se transmite el dato, pueden aparecer retardos adicionales si fuese
necesario tomar el control del bus dos veces por medio de un procedimiento de arbitraje. Diapositiva 39 de M2T1.
b) Se realizan alternativamente lecturas y escrituras sucesivas a distintas posiciones de un mismo bloque de
memoria, con la finalidad de optimizar el uso de la cache.
c) La dirección se proporciona una sola vez al comienzo y además, esta operación se considera indivisible.
d) La dirección se sitúa en el bus de direcciones y se mantiene ahí mientras que el dato se ubica.
21. Entre los registros del controlador de DMA 8237 podemos encontrar un registro local o tampón utilizado para:
a) Realizar transferencias de memoria a periférico.

b) Realizar transferencias de una zona de memoria a otra. Diapositiva 6 de M1T3.
c) Almacenamiento intermedio de las transferencias de datos desde un periférico rápido a memoria.
d) Almacenamiento intermedio en transferencias de datos de memoria a periférico lento.
22. Cuando se envía un "1" por las señales de datos D+ y D- de un bus USB, las tensiones que aparecen en las líneas
serían:
a) La señal D+ estaría a 5 voltios y D- a cero.

b) La señal D+ estaría a 250 mv y D- < 0,3 voltios.
c) La diferencia de tensión entre D+ y D- sería positiva y mayor que cierto umbral. Diapositiva 15 de M2T3.
23. De forma genérica, la línea de control típica de escritura en memoria ...:
a) Indica que el dato de la posición direccionada se sitúe en el bus.

b) Indica que el dato presente en el bus se transfiera a través del puerto de E/S direccionado.
c) Avisa a un dispositivo que el dato que envió ha sido aceptado o que el dato que desea está disponible en el bus.
d) Indica que un dispositivo necesita disponer del control del bus.
e) Que el dato presente en el bus se escriba en la posición direccionada. Diapositiva 13 de M2T2.

lOMoARcPSD|10500244
24. Los buses síncronos ...
a) Debido a los sesgos de reloj (clock skew) los buses no pueden ser muy grandes si son rápidos.
b) Pueden ser grandes sin problemas con el sesgo de reloj, ya que se corrige con el "handshake".
c) Pueden soportar la conexión concurrentemente de muchos dispositivos.
d) Ajustan la temporización de la transferencia al dispositivo a controlar.
25. En el bus PCI la señal STOP#: Todas las señales están en la diapositiva 44 de M2T2.
STOP# --> Indica que el dispositivo seleccionado desea que el maestro pare la transacción actual.
a) Es activada por el dispositivo seleccionado cuando ha reconocido su dirección. (DEVSEL#)
b) Es activada por el maestro del bus y durante la lectura indica que el maestro está preparado para aceptar datos
y durante la escritura indica que hay un dato válido en bus. (IRDY#)
c) Es activada por el dispositivo seleccionado cuando ha reconocido su dirección. (DEVSEL#)
d) Es activada por el maestro para indicar el comienzo de una transferencia y la desactiva anticipadamente para
indicar que vas a terminar la transferencia. (FRAME#)
e) Es activada para indicar que se trata de una operación indivisible que puede necesitar varias transferencias.
(LOCK#)
26. En relación a las transferencias de control en el bus USB podemos afirmar que:
a) Son utilizadas para intercambio masivo de datos en los dispositivos multimedia.

b) Siempre utilizan el "endpoint0" y el "pipe" de control por defecto. Diapositivas 48 y 56 de M2T3.
c) Garantizan una respuesta en un tiempo máximo.
27. En relación a los diferentes comandos a utilizar para obtener los descriptores de los dispositivos conectados a un
bus USB, podemos decir que:
a) Se realiza con transferencias de cualquier tipo que incluyan un PID de entrada o salida según sean comandos a
enviar a los dispositivos o de lectura de estado.
b) Se envían en el paquete de datos de la fase de Setup de una transferencia de control.
c) La norma exige la utilización de las transferencias de interrupción.
28. Si al conectar un dispositivo al bus USB detectamos, con un instrumento de medida adecuado, que el voltaje en la
señal D- aumenta hacia un voltaje positivo respecto a D+ y supera cierto umbral, podemos afirmar que:
a) Se ha conectado un dispositivo "high speed".

b) Se ha conectado un dispositivo "low/full speed".
c) Se ha conectado un dispositivo "low speed".
d) Se ha conectado un dispositivo "full/high speed".
29. En el bus USB 2.0 High Speed todos los paquetes que se envían por el bus van precedidos por:
a) Un campo formado por 12 bits a "1".

b) Un campo de sincronismo formado por 16 bits a "1".
c) Un conjunto de 32 bits a "0" en el que cada bit genera una transición en las señales de datos.
d) Un identificador de paquete.

lOMoARcPSD|10500244
30. En el proceso de enumeración que tiene lugar cuando se conecta un dispositivo a un bus USB ¿cuál de las
siguientes afirmaciones le parece falsa?
a) El dispositivo que se conecta queda a la espera de que el host le envíe un comando con la dirección que se le
asigna. Diapositiva 72 de M2T3. Desde que se conecta el dispositivo pasan 8 pasos hasta que el host asigna una
dirección (Paso 9).
b) La comunicación inicial se establece con el endpoint0 de los dispositivos. El proceso de enumeración usa
transferencias de control, las transferencias de control usan el endpoint0, que es: (Diapositiva 31 de M2T3).
c) El host en la etapa de Setup asigna direcciones a los dispositivos que se van conectando al bus que van desde
la dirección 0 hasta la dirección 127 (campo de 7 bits). Contrastar con pregunta 15 de autoevaluación módulo 2.
d) Almacenamiento El proceso de enumeración sólo utiliza las transferencias de control. Diapositiva 48 de M2T3.
e) Todas las anteriores son ciertas.
31. En el diseño y funcionamiento de un ratón de bola, la detección y dirección del movimiento según las
coordenadas x-y se realiza mediante:
a) La detección del movimiento de la bola mediante la luz infrarroja o láser que incide sobre la bola para, por
reflexión, detectar el movimiento.
b) Dos codificadores, uno por cada coordenada, con dos parejas de emisores-receptores de infrarrojo cada uno.
c) Dos codificadores, uno por cada coordenada, donde cada codificador genera una onda cuadrada en desfase
de 90º con el otro codificador. Diapositiva 9 de M3T1.
Mirar (http://www.info-ab.uclm.es/labelec/Solar/elementos_del_pc/Ratones/principal/contenidos/tipos.htm).
d) Ninguna de las anteriores.
32. Respecto de las diferentes tecnologías de teclado ¿Cuál de las siguientes afirmaciones es falsa?
a) Los teclados de membrana son menos duraderos que los mecánicos.

b) Los teclados tipo tijera tienen un recorrido de tecla mayor que los mecánicos y generan señal audible al
pulsar. Diapositiva 23 de M3T1. Mirar al final del documento tabla de comparativa de tecnologías de teclados.
c) El teclado mecánico es el de mayor durabilidad medida en millones de pulsares.
d) En la fabricación de teclados "dome-switch" se utilizan membranas para dar robustez frente a derrame de
líquidos.
33. En relación a los teclados del tipo "dome switch" podemos afirmar que:
a) Es una variante de los teclados mecánicos pero con un recorrido de tecla menor.
b) Es una tecnología híbrida entre el teclado de membrana y el mecánico. Diapositiva 21 de M3T1.
c) Es una tecnología muy utilizada en teclados de trabajo intenso y condiciones extremas.
34. En el diseño de una pantalla táctil resistiva las posiciones de los "toques" o contactos se detectan por:
a) Un cambio de voltaje en cada uno de las resistencias asociadas a los elementos de la matriz.
Matriz en las capacitivas.
b) Midiendo el voltaje entre la membrana conductora común y cada eje de filas o columnas alternativamente.
c) Cambios de voltaje medidos desde las 4 esquinas de la pantalla.
Capacitiva (surface capacitance) Diapositiva 33 de M3T1.
d) Mediante variaciones del campo electromagnético generado por las bobinas asociadas a filas y columnas.
Tableta digitalizadora pasiva. Diapositiva 27 de M3T1.

lOMoARcPSD|10500244
35. Cuando oímos hablar de puntos o toques falsos (ghost points) en pantallas táctiles se estarán refiriendo a:
a) Falsas detecciones de toques en las pantallas "Surface Capacitance".

b) Falsas detecciones de toques que se producen en las pantallas de tecnología "self capacitance".
Leer texto (inglés) PEI-Teoría-Doc-M3-Periféricos- Projective_Capacitive_Touch.pdf (Páginas 16 y 17).
c) Es un problema típico de las pantallas de móviles con tecnología "mutual capacitance".
36. De las tecnologías capacitivas self-capacitance y mutual-capacitance podemos afirmar que: Diapositiva 33 de M3T1.
a) Ambas tecnologías miden variaciones de capacidad en cada elemento de la matriz definido por la intersección
de una fila y una columna.
b) Las tecnologías difieren en que la tecnología self-capacitance no dispone de organización matricial sino de
electrodos individuales en una sola capa. Ambas disponen de organización matricial.
c) La tecnología self-capacitance sólo detecta cambios de capacidad en sus electrodos individuales (filas y/o
columnas) frente a la mutual-capacitance que requiere de operaciones de excitación de las filas y detección de
cambios de capacidad en las columnas.
37. ¿Qué información de los siguientes apartados no puede obtenerse a partir de un código de barras EAN-13 que
aparezca en un producto? Diapositiva 45 de M3T1.
a) La referencia del producto dada por el fabricante.

b) El país donde ha sido fabricado el producto. Esto dice la autoevaluación.¿?
c) Información para la detección de errores en el código impreso. Pero en los apuntes no dice nada de esto¿?
d) El código de empresa que comercializa el producto.
38. En la generación de códigos de barra "QR code" podemos afirmar que:
a) La versión del símbolo depende de la tecnología de impresión y del tamaño de la información a codificar.
b) La versión del símbolo sólo depende de la capacidad de recuperación frente a errores. Depende de más cosas.
c) El área de impresión que ocupa depende de la impresora y de la versión del símbolo. Diapositiva 56 de M3T1.
39. Una impresora de chorro de tinta continúa:
a) Dispone de cabezales de impresión de tecnología térmica. Demanda de gota. Diapositiva 12 de M3T2.

b) El cabezal lanza un chorro de tinta continua a presión elevada generada por una bomba.
c) Las gotas de tinta son generadas por un sistema ultrasónico y su trayectoria controlada por una campo
electrostático variable. Diapositiva 9 de M3T2.
d) Dispone de cabezales de impresión de tecnología piezoeléctrica que permite distancias moderadamente largas
entre cabezal y papel. Demanda de gota. Diapositiva 13 de M3T2.
40. En relación a la tecnología láser de impresión ¿cuál de las siguientes afirmaciones es cierta?
a) La totalidad de la superficie del cilindro fotoconductor se carga con un voltaje de Kvs por el corotrón al
comienzo del proceso de impresión de cada página. Sólo se carga una parte y no por cada página.
Diapositivas 19 y 20 de M3T2.
b) El láser sólo impacta, de forma modulada en base al nivel de gris que se requiera, en las zonas en las que debe
formarse el carácter o transferir tóner al papel.
El carácter se forma al inducir carga al cilindro fotoconductor, el láser impacta cuando el carácter ya está
formado y es quien varía esta carga para darle un distinto nivel de gris al carácter para luego adherir el tóner.
c) El cilindro fotoconductor sólo se carga en la zona próxima al corotrón. Diapositiva 19 de M3T2.

lOMoARcPSD|10500244
41 . Las cintas magnéticas para copia de seguridad de grabación helicoidal: Cinta magnética - acceso secuencial
a) Utilizan una o más cabezas desplazables para poder posicionarse sobre las distintas pistas (tracks).
b) Usan cabezas múltiples sobre un soporte rotatorio (drum). Diapositivas 14 y 29 de M4T3.
c) Son las de tecnología más robusta y las que mayor densidad de información consiguen. Pero son más frágiles.
d) Han tenido mucho éxito debido a que han sido las más rápidas en velocidad de grabación.
42 . Cuando hablamos de tinta para impresoras, ¿cuál de las siguientes afirmaciones es cierta?
a) Las mejores tintas son las de base acuosa ya que proporcionada estabilidad de los colores en el transcurso del
tiempo y sin olores perjudiciales para los operarios. Falso, sufren decoloración. Diapositiva 14 de M3T2.
b) Las tintas con base de disolventes y pigmentos son las de mejor calidad pero desprenden olores
perjudiciales. Diapositiva 14 de M3T2.
c) Para un uso profesional es mejor el uso de tintas de base acuosa pero con pigmentos en vez de colorantes.
Falso, para un uso profesional hay que usar tintas con base disolvente. Diapositiva 14 de M3T2.
43 . En las impresoras láser ¿qué papel desempeña el cilindro fotoconductor?
a) Es el dispositivo que con ayuda de calor fija el tóner al papel. (Fusor).

b) Es un dispositivo fotoconductor en el que quedan atrapados los electrones cuando se somete a un proceso
de carga y se liberan cuando incide luz láser. Diapositiva 18 de M3T2.
c) Es un cilindro que se carga en los puntos donde incide el láser y donde posteriormente se adhiere el tóner para
luego fijarlo al papel. No se carga donde incide el láser, se carga antes por el corotrón.
d) Es la fuente de luz láser de la impresora.
44 . El cristal líquido de tipo STN:
a) Tiene una estructura en forma de hélice o torcida a 90º cuando el voltaje aplicado es nulo. Cristal líquido TN.
b) Es una estructura en forma de espiral con ángulo de torsión entre 180º y 270º. Diapositiva 43 de M3T2.
c) Es capaz de transmitir la luz y oscurece cuando se le aplica un voltaje.
45 . Respecto al cristal líquido de tipo TN podemos afirmar que:
a) Es fácil fabricación y no le afecta la temperatura.

La temperatura afecta a los tiempos de encendido y apagado. Diapositiva 14 de M3T2.
b) Es de bajo coste y los tiempos de respuesta disminuyen con el aumento de la temperatura.
c) Aunque son algo lentos tienen un ángulo de visión amplio.
Ángulo de visión restringido. Diapositiva 14 de M3T2.
d) Todas las anteriores con falsas.
46. En un sistema de almacenamiento "RAID 4, una doble escritura "corta"...":
a) Obliga a leer el "stripe" completo para recalcular la paridad y posteriormente hacer una escritura del dato.
b) Es más eficiente que en el RAID 5 porque al utilizar un disco menos, no se complica la gestión de la paridad.
c) Es más seguro y robusto que el RAID 5 porque utiliza un disco menos por lo que mejora el MTTF.
d) Como cada una conlleva dos lecturas y dos escrituras físicas sobre dos de los discos, sería posible hacer
concurrentemente las dos escrituras sobre los cuatro discos existentes.
e) No es posible realizarla de forma concurrente.

lOMoARcPSD|10500244
47 . Las cintas magnéticas para copia de seguridad de bobina abierta ("reel-to-reel"):
a) Es la tecnología más robusta, pero de menor densidad de información, siendo una tecnología "heredada" del
audio analógico.
b) Consiguen mayor densidad, pero son más frágiles, siendo una tecnología "heredada" del audio digital y del
vídeo analógico.
c) Pueden ser unidireccionales de cabezal único o bidireccionales con cabezal doble.
d) Solo se usaron en los primeros computadores en la década de los 50 y 60, y en la década de los 70
desaparecieron, ya que fueron sustituidas por las de grabación helicoidal.
48 . La coercitividad magnética ...:
a) Es la propiedad que deben tener las cabezas de grabación y el medio magnético en el que se graba la
información.
b) Es conseguir eliminar o neutralizar de forma permanente el campo magnético remanente presente en un
material magnético mediante la aplicación de un campo magnético externo inverso y de magnitud adecuada.
c) Es el campo magnético que conserva después de haberle aplicado un campo magnético externo lo
suficientemente intenso para saturarlo y luego haberlo suprimido.
d) Es el campo magnético que conserva después de haberle aplicado un campo magnético externo los
suficientemente intenso para saturarlo en un sentido y luego en el puesto y finalmente haberlo suprimido.
e) Depende del material, y cuanto más elevada sea, mejores serán las características de las cabezas de grabación
que podremos construir con ese material.
Autoevaluación Módulo 1.
1. Cuando hablamos del sistema de interrupciones del I8086, ¿Cuál de las siguientes afirmaciones es cierta?
a. Los dispositivos se identifican por consulta de estado ya que implementa un sistema de interrupciones no
vectorizado.
b. Las direcciones de las rutinas de servicio de cada una de las interrupciones están almacenadas en una tabla
que puede ocupar hasta 1024 bytes. Diapositiva 14 de M1T2.
c. El sistema es capaz de gestionar hasta 1024 líneas de interrupción de forma vectorizada.
d. No tiene instrucciones de interrupción (interrupciones software).
e. Todas las anteriores son falsas.
2. Respecto al comando de final de interrupción (EOI) en un controlador i8259 ¿cuál de las siguientes afirmaciones
es falsa?
a. El i8259 dispone de comandos de EOI específico con posibilidad de rotar las prioridades de la líneas de
interrupción.
b. El i8259 permite implementar un sistema de interrupciones vectorizado.
c. No es necesario enviar un comando de EOI cuando se programa adecuadamente el i8259 para que así sea.
d. Siempre es necesario que la rutina de servicio que atiende al periférico envíe al final un comando de EOI para
que el periférico pueda interrumpir de nuevo. Diapositiva 35 de M1T2.

lOMoARcPSD|10500244
3. Cuando en el diseño de un sistema computador se maneja los TPC-C, se ha de entender que:
a. Es un benchmark para medir el rendimiento de la CPU.
b. Se está calculando el ancho de banda de la entrada-salida.
c. Es una medida del rendimiento de la entrada-salida en procesamiento de transacciones on-line.

d. Todas las anteriores son ciertas.
4. Respecto al sistema de E/S en un procesador, ¿cuál de las siguientes afirmaciones es verdadera?
a. Las instrucciones del tipo IN/OUT pueden utilizarse para acceder a los puertos mapeados como memoria
(memory mapped I/O) en un sistema basado en el procesador I8086.
b. En el procesador I8086 los puertos pueden ser mapeados como memoria (memory mapped I/O) o E/S.
c. Los registros de los periféricos simulados en el simulador PCSpim pueden mapearse como memoria o como
entrada/salida.
d. Todas las anteriores son falsas.
5. El interfaz Centronics se puede considerar como:
a. Un bus paralelo asíncrono. Diapositiva 22 de M1T1.
b. Un bus serie síncrono.
c. Un bus paralelo síncrono con señales de handshake.
6. Respecto a la conexión de los diversos componentes de un sistema computador a través de buses, podemos decir
que:
a. La conexión más frecuente hoy en día es hacer uso de un único bus compartido por todos los componentes del
sistema.
b. Es más eficiente organizar el sistema como una jerarquía de buses según prestaciones de los dispositivos.
c. El rendimiento no depende de la organización de los buses sino solo de las velocidades de los dispositivos a
conectar.
7. En las transferencias por DMA utilizando el controlador 8237 de Intel, ¿cuál de las siguientes afirmaciones es
falsa?
a. Puede realizar transferencias de datos entre memoria y periféricos y de memoria a memoria.
b. No tiene capacidad para inicializar un bloque de memoria con un valor dado.
c. Los controladores pueden encadenarse para aumentar el número de canales de DMA.
d. El tamaño de bloque máximo que puede transferirse es de 64K.

lOMoARcPSD|10500244
8. En un procesador del tipo I8086 el acceso a los puertos de entrada-salida se realiza normalmente con
instrucciones:
a. Del tipo in() out().
b. Con instrucciones de acceso a puertos mapeados como memoria.
c. Se accede indistintamente con instrucciones de los tipos a) y b) anteriores. Pregunta 4.
9. En un modelo simplificado de periférico, un transductor es un dispositivo que tiene la funcionalidad de:
a. Transferir información de acuerdo a un protocolo.
b. Convertir un tipo de energía en otro. Diapositiva 9 de M1T1.
c. Adaptar los voltajes de las señales eléctricas a las necesidades de los periféricos.
10. Cuando se realizan transferencias por DMA haciendo uso de un controlador similar al 8237 de Intel, ¿cuál de las
siguientes afirmaciones es cierta?
a. Cuando el periférico solicita una transferencia por DMA el controlador de DMA automáticamente toma el
control de los buses para realizar la transferencia independientemente del procesador.
b. En las transferencias por DMA el direccionamiento de los puertos se realiza mediante las instrucciones IN/OUT.
c. Los puertos se seleccionan en base a su dirección que se encuentra en el bus de direcciones.
d. En las transferencias por DMA los puertos son seleccionados por la señal DACK del controlador DMA.
Diapositiva 7 y 8 de M1T3.
11. El protocolo de "handshake" es propio de:
a. Un bus serie síncrono.
b. Un bus paralelo.
c. Un bus paralelo o serie con protocolo asíncrono. Diapositiva 21 de M1T1.
12. Cuando en un diseño computador hablamos de las interrupciones, no estamos refiriendo a:
a. Una técnica para la transferencia de datos.
b. Un método de sincronización. Diapositiva 13 de M1T1.
c. Es tanto una técnica de transferencia como de sincronización.

lOMoARcPSD|10500244
13. En el diseño de un bus asíncrono cuál de los siguientes aspectos puede ser opcional:
a. El protocolo de comunicación.
b. Señales de datos, control y estado.
c. La señal de reloj. Diapositiva 21 de M1T1.
d. Todo lo anterior es necesario.
14. Desde el punto de vista del uso del procesador, y cuando se habla de sincronización por consulta de estado
podemos afirmar que:
a. Siempre será más eficiente que el uso de interrupciones debido a su fácil implementación.
b. La consulta de estado presenta un mejor rendimiento cuando se aplica a dispositivos rápidos. Esto es lógico.
c. El “overhead” o sobrecarga de uso de procesador es independiente del tipo de dispositivo de entrada-salida.
15. En la conexión de diferentes dispositivos a un bus síncrono:
a. Solo admite la conexión de dispositivos que sean igual de rápidos. Diapositiva 21 de M1T1.
b. Podemos conectar dispositivos sin que importe sus velocidades.
c. Se ha de tener en cuenta que solo se deben conectar dispositivos seriales con información de reloj.
16. ¿Qué acción tiene lugar cuando la rutina de servicio de un periférico envía un comando no específico de final de
interrupción a un controlador i8259?
a. Pone a cero (resetea) el bit activo más prioritario del registro IRR.
b. Pone a cero (o resetea) el bit activo o línea de interrupción más prioritaria del registro ISR.
c. Pone a cero el bit activo más prioritario tanto del registro IRR como del registro ISR para que se pueda
interrumpir de nuevo por la línea asociada a dicho bit.
17. ¿Cuál de las siguientes funciones no corresponden a un interfaz?
a. Ejecución de instrucciones de entrada/salida tipo: in() y out().
b. Almacenamiento temporal de información.
c. Corrección de posibles errores en las transmisiones.
d. Conversión y/o adaptación de formatos de datos.

lOMoARcPSD|10500244
18. Cuando se conecta una impresora al puerto paralelo Centronics de un PC, la señal "ack’" se utiliza para:
a. Indicar a la impresora que se le envía un dato.
b. Que la impresora indique al computador que ya está lista para aceptar un nuevo dato.
c. Que la impresora avise al computador que ya ha recibido el dato enviado.
19. Si en un sistema de interrupciones basado en el controlador i8259 enviamos a un controlador el byte 11101000
como palabra ICW3 y tiene su pata SP’/EN’ = + 5v ¿cuál de las siguientes afirmaciones es cierta?
a. Estamos programando un chip esclavo y le indicamos que para la línea IRQ0 utilice el vector 0xE8.
b. Estamos programando un chip maestro y le indicamos que para la línea IRQ0 utilice el vector 0xE8.
c. Estamos diseñando un sistema de hasta 36 líneas de interrupción.
20. En un sistema de interrupciones basado en varios controladores i8259 conectados en cascada ¿cómo se indica a
un controlador que es maestro (master) o esclavo (slave)?
a. Con la palabra de inicialización ICW3.
b. Con la palabra ICW4 si está en modo de amplificación de señales (buffered).
c. A través de un pin o patita del controlador independientemente del si se hace uso o no de la amplificación de
señales.
Algunas preguntas extras del módulo 1.

1. El atendimiento de una interrupción con origen en un periférico en la mayoría de los computadores da lugar a la
ejecución de una rutina de servicio que debe terminar en:
a) Una instrucción de retorno con el mismo código de operación que el retorno de una función o subrutina en
programación.
b) Siempre con una instrucción especial de retorno que afecta al contador de programa y al estado del
procesador. Diapositivas 5,6 y 7 de M1T2.
c) Una instrucción de salto a la dirección siguiente de la instrucción interrumpida.
2. En relación a los conceptos de máscaras de interrupción y flag (o bits) de habilitación de interrupciones residente
normalmente en el registro de estado del procesador, podemos afirmar que:
a) Las máscaras tienen un carácter más general que el flag de habilitación de interrupciones ya que máscara
puede actuar sobre varios niveles de interrupción.
b) El flag de habilitación de interrupciones afecta a todos los niveles, habilitación o no. Diapositiva 8 de M1T2.
c) El enmascaramiento y la habilitación actúan por igual y se han de especificar para cada nivel proporcionando un
doble mecanismo de habilitación.
d) Las afirmaciones a) y c) son ambas ciertas.

lOMoARcPSD|10500244
3. En un sistema de computador con procesador I8086, ¿Cuál de las siguientes afirmaciones es cierta?
a) Cuando se produce una interrupción siempre se salta a una dirección de memoria fija donde existe el código
necesario para detectar el origen de la interrupción y atenderla.
b) El procesador lee la dirección de la rutina de servicio de una posición de memoria obtenida a partir de un
vector. Diapositivas 14 y 15 de M1T2.
c) El sistema de interrupciones es vectorizado y puede hacer uso de hasta 1024 vectores distintos. 256 vectores.
4. Cuando en un sistema de interrupciones utilizamos la técnica "Daisy-Chain" estaremos definiendo:
a) El método de identificación de los dispositivos.

b) Un método para definir prioridades de los dispositivos que interrumpen. Diapositiva 10 de M1T2.
c) Un método alternativo a las interrupciones vectorizadas.
5. En relación a un sistema de interrupciones que utiliza un controlador de interrupciones del tipo I8259, podemos
afirmar que:
a) Las prioridades quedan establecidas por el orden en el que se haga la encuesta o se interrogue a los periféricos
para detectar cuál ha interrumpido.
b) Las prioridades quedan definidas por el orden en que se reciba la señal INTA: El periférico que antes reciba esa
señal, será el más prioritario.
c) Las prioridades quedan definidas de forma centralizada en el controlador.
6. En la gestión de interrupciones de un procesador con arquitectura MIPS-32 ¿En cuál de las siguientes opciones
(sólo interesan los 16 bits menos significativos) del registro de estado se permitiría las interrupciones de un
periférico al nivel 0 de las interrupciones hardware?
a) Registro "status" = 0x0101.

b) Registro "status" = 0x8001.
c) Registro "status" = 0x0401.
d) En ninguna de las anteriores.
7. Cuando se realizan transferencias por DMA haciendo uso de un controlador similar al 8237 de Intel, ¿cuál de las
a) Los puertos se seleccionan en base a su dirección que se encuentra en el bus de direcciones.

b) Cuando el periférico solicita una transferencia por DMA el controlador de DMA automáticamente toma el
control de los buses para realizar la transferencia independientemente del procesador.
d. En las transferencias por DMA los puertos son seleccionados por la señal DACK del controlador DMA.
Diapositiva 7 y 8 de M1T3. .
d) En las transferencias por DMA el direccionamiento de los puertos se realiza mediante las instrucciones IN/OUT.

lOMoARcPSD|10500244
Autoevaluación Módulo 2.
serían:
a. La señal D+ estaría a -5 voltios y D- a cero.
b. La señal D+ estaría a -250 mv y D- < 0,3 voltios.
c. La diferencia de tensión entre D+ con respecto a D- sería negativa y mayor que un cierto umbral.
2. En una operaciones combinadas de lectura-modificación-escritura:
a. La dirección se proporciona una sola vez al comienzo y además, esta operación se considera indivisible.
b. El primer dato se transmite a/desde la dirección especificada, mientras que el resto de datos se transfieren
a/desde las direcciones siguientes.
c. Se realizan alternativamente lecturas y escrituras sucesivas a distintas posiciones de un mismo bloque de

memoria, con la finalidad optimizar el uso de la cache.
d. Estamos accediendo a un puerto de entrada/salida.
3. En la conexión de varios periféricos a un puerto USB de un sistema computador podemos:
a. Usar cables derivadores para conectar los dispositivos.
b. El número de hubs está limitado. Soporte de hasta 127 dispositivos físicos y conexiones concurrentes de los
dispositivos. Diapositiva 7 de M2T3.
c. Podemos conectar hasta 128 dispositivos una vez realizado el proceso de enumeración.
4. Respecto a la topología del bus USB ¿Cuál de las siguientes afirmaciones es cierta?
a. Todos los dispositivos, hasta un máximo de 128, se conectan al bus de 4 hilos compartiendo todas las señales.
b. Las conexiones al bus son punto a punto con una topología en estrella y por niveles. Diapositiva 9 de M2T3.
c. La topología admite hasta 128 niveles.
5. En relación a las transferencias de control en el bus USB podemos afirmar que:
a. Son utilizadas para intercambio masivo de datos en los dispositivos multimedia.
b) Siempre utilizan el "endpoint0" y el "pipe" de control por defecto. Diapositivas 48 y 56 de M2T3.
c. Garantizan una respuesta en un tiempo máximo.

lOMoARcPSD|10500244
6. Las órdenes del bus PCI de lectura de memoria ….
a. Permiten que el maestro lea y actualice parámetros de configuración de dispositivos conectado al bus.
b. Permiten que se realice las transferencias en términos de líneas de caché, si el controlador de memoria
utiliza el protocolo PCI para las transferencias entre la caché y la memoria principal. Diapositiva 53 de M2T2.
c. Todas las anteriores son falsas
d. Se utilizan para intercambiar datos entre el maestro y un controlador de E/S.
e. Hacen que podamos conectar distintos dispositivos sin que importe sus velocidades.
7. En relación a la transmisión de los datos en el bus USB ¿cuál de las siguientes afirmaciones es cierta?
a. Los datos se envían de modo que un “1” se corresponde con una tensión positiva y un “0” con una tensión de 0
voltios.
b. El envío de datos exige su codificación con el método NRZI. Diapositiva 19 de M2T3.
c. Los datos se codifican de modo que provocamos en las líneas de datos una transición en voltaje cuando se
envía un “1” lógico.
d. Los datos son codificados según la técnica NRZ.
8. En un bus USB y en relación al paquete de datos de la etapa de Setup podemos afirmar que:
a. El número de bytes a transmitir o recibir es variable y con código de detección de errores.
b. Su campo de datos de 8 bytes se utiliza para el envío de comandos a los dispositivos.
c. El paquete de datos va precedido del paquete “token” que indica el número del dispositivo y cualquier número
de “endpoint” que el driver especifique.
9. En el bus I2C, el master…..
a. Después de la condición de Start envía un código de dirección de un esclavo (8 bits de direcc.+1 bit de R/W) +
un bit de acknowledge .
b. Después de la condición de Start envía un código de dirección de un esclavo (7 bits de direcc.+ 1 bit de R/W) +
un bit de acknowledge.
c. Después de la condición de Start envía un código de dirección de un esclavo (8 bits de dirección + 1 bit de R/W+
1 stop bit).
d. Después de la condición de Start envía un código de dirección de un esclavo (8 bits de direcc.+1 bit de R/W).
e. Después de la condición de Start envía un código de dirección de un esclavo (7 bits de direcc.+ 1 bit de R/W).
Diapositiva 50 de PA06.
f. Es el que continuamente pone las direcciones y los datos en SDA pero no el reloj (SCL).
g. Es el que continuamente pone las direcciones y los datos en SDA y también el reloj (SCL).
h. Todas las anteriores son falsas.

lOMoARcPSD|10500244
10. Los buses síncronos…
a. Han sustituido casi totalmente al asíncrono en todos los ámbitos porque ahora es el método más moderno.
b. Ajustan la temporización de la transferencia al dispositivo a controlar, para lo que se hace necesario utilizar
señales de “handshake”.
c. Tienen la temporización de la transferencia fijada por el reloj del maestro, aunque existe la posibilidad de
que el dispositivo esclavo introduzca ciclos de espera. Diapositiva 29 de M2T1.
11. En el caso de un bus multiplexado….
a. se realizan alternativamente lecturas y escrituras sucesivas a distintas posiciones de un mismo bloque de

b. La dirección se sitúa en el bus de direcciones y se mantiene ahí mientras que el dato se ubica en el bus de
datos.
c. Todas las anteriores son falsas.
d. La dirección se proporciona una sola vez al comienzo y además, esta operación se considera indivisible.
e. Primero se especifica la dirección y luego se transmite el dato, pueden aparecer retardos adicionales si fuese
necesario tomar el control del bus dos veces por medio de un procedimiento de arbitraje. Diapositiva 39 de M2T1.
a. Han sustituido casi totalmente al asíncrono en todos los ámbitos porque ahora es el método más moderno.
b. Tienen la temporización de la transferencia fijada por el reloj del maestro, aunque existe la posibilidad de
que el dispositivo esclavo introduzca ciclos de espera. Diapositiva 29 de M2T1.
c. Ajustan la temporización de la transferencia al dispositivo a controlar, para lo que se hace necesario utilizar
señales de “handshake”.
13. Las órdenes del bus PCI de lectura y escritura de configuración….:
a. Hacen que podamos conectar distintos dispositivos sin que importe sus velocidades.
b. Permiten que el maestro lea y actualice parámetros de configuración de dispositivos conectado al bus.
Diapositiva 55 de M2T2. (Cada dispositivo puede tener hasta 256 registros internos de configuración).
c. Permiten que se realice las transferencias en términos de líneas de caché, si el controlador de memoria utiliza el
protocolo PCI para las transferencias entre la caché y la memoria principal.
d. Se utilizan para intercambiar datos entre el maestro y un controlador de E/S.

lOMoARcPSD|10500244
14. En el bus USB un "hub" se utiliza para:
a. Amplificar las señales del bus y que puedan utilizarse cables más largos.
b. Aumentar la corriente de alimentación de los dispositivos que no tienen alimentación propia.
c. Ampliar el número de puertos de un equipo. Diapositiva 9 de M2T3.
15. En el proceso de enumeración que tiene lugar cuando se conecta un dispositivo a un bus USB podemos afirmar
que:
a. El dispositivo que se conecta queda a la espera de que el host le envíe un comando con la dirección que se le
asigna.
b. Siempre se inicia una comunicación con un dispositivo de dirección 0 y el endpoint0 hasta que se le asigne la
dirección definitiva. Diapositiva 71 de M2T3. No queda muy claro.
Sacado de internet (http://html.rincondelvago.com/tecnologia-usb.html):
Cuando la CPU es encendida, todos los dispositivos y hub asumen la dirección #0 y todas las conexiones
salientes son deshabilitadas.
La CPU luego le pregunta al bus USB y encuentran el primer dispositivos, digamos un hub. A éste le otorga la
dirección #1 y habilita la primera conexión saliente del hub. Vuelve a interrogar y encuentra a otro dispositivo
que está en la dirección #0 y le otorga la #2 y así sucesivamente hasta llegar a la dirección #127.
c. El host asigna una dirección que va desde 0 hasta 127 (campo de 7 bits) según se vayan conectando dispositivos
a través de la etapa de Setup.
d. El proceso de enumeración puede utilizar una transferencia isócrona si se está enumerando un dispositivo
multimedia.
16. Respecto a las conexiones virtuales o "pipes" podemos decir que:
a. Son asociaciones entre un “endpoint” y el software del controlador host. Diapositiva 32 de M2T3.
b. Siempre se crean estas conexiones porque inicialmente no hay definido ningún “pipe”.
c. El diseñador del driver del dispositivo puede crear tantos “pipes” como quiera según las prestaciones y
capacidades del mismo.
17. Cuando se habla del "bit stuffing" respecto de un bus USB nos estamos refiriendo a:
a. Una técnica para completar un byte cuando no hay suficientes datos para el frame actual.
b. Una técnica para detectar y corregir errores en la transmisión de un conjunto de bits datos.
c. Una técnica para evitar la desincronización de los relojes del emisor y el receptor. Diapositiva 20 de M2T3. ¿?

lOMoARcPSD|10500244
18. El método de arbitraje por "Daisy-Chain":
a. Es el más eficiente porque permite implementar cualquier política de la forma más económica.
b. Es el más seguro y robusto que existe, a pesar de ser algo antiguo.
c. Tiene el problema de que su construcción es más complicada, pero lo compensa porque es posible establecer
políticas distintas y variables (dinámicas).
d. Es de implementación muy sencilla pero la prioridad viene fiada por la posición relativa en el bus. SE SABE!!
19. ¿Cuál de los siguientes tipos de transferencias sería la más adecuada para usar con un dispositivo USB de
almacenamiento masivo de datos?
a. De control.
b. Isócrona.
c. De volumen o “bulk”. Diapositiva 59 de M2T3.
d. Interrupción.
20. En el bus USB los diferentes comandos que puede enviar el host a los dispositivos para obtener información de
ellos:
a. Se realiza con transferencias de cualquier tipo que incluyan un PID de entrada o salida según sean comandos a
enviar a los dispositivos o de lectura de estado.
b. La norma exige la utilización de las transferencias de interrupción.
c. Los comandos se envían en el paquete de datos de la fase de Setup de una transferencia de control.
21. Cuando se obtiene información de los dispositivos conectados a un bus USB a través de los descriptores, ¿qué
orden en la obtención de los diferentes descriptores le parece más lógica?
a. Device -> interface -> configuration -> endpoint.
b. Interface -> device -> configuration -> endpoint.
c. Device -> endpoint -> interface -> configuration.
d. Device -> configuration -> interface -> endpoint.
22. Si al conectar un dispositivo al bus USB detectamos, con un instrumento de medida adecuado, que el voltaje en
la señal D- aumenta hacia un voltaje positivo respecto a D+ y supera cierto umbral, podemos afirmar que:
a. Se ha conectado un dispositivo “high speed”.
b. Se ha conectado un dispositivo low/full speed.
c. Se ha conectado un dispositivo “low speed”.
b. Se ha conectado un dispositivo full/high speed.

lOMoARcPSD|10500244
23. En el bus USB 2.0 High Speed todos los paquetes que se envían por el bus van precedidos por:
a. Un campo formado por 12 bits a “1”.
b. Un campo de sincronismo formado por 16 bits a “1”.
c. Un conjunto de 32 bits a “0” en el que cada bit genera una transición en las señales de datos.
d. Un estado en el que las señales D+ y D- están a cero voltios.
24. El bus I2C:
a. Es un bus serie con cuatro hilos, síncrono y bidireccional.
b. Es un bus serie con dos hilos, síncrono y bidireccional.
c. Un bus paralelo asíncrono, bidireccional.
d. Es un bus serie bidireccional con dos hilos con protocolo asíncrono.
e. Es un bus serie bidireccional con dos hilos con protocolo asíncrono y multimaster.
f. Todas las anteriores son falsas.
serían:
a. La señal D+ estaría a 5 voltios y D- a cero.
b. La señal D+ estaría a 250 mv y D- < 0,3 voltios.
c. La diferencia de tensión entre D+ y D- sería positiva y mayor que un cierto umbral.
26. Respecto del apantallamiento de las señales en el bus USB 2.0 podemos decir que:
a. El apantallamiento es opcional y depende de la calidad del cable.
b. La norma exige el apantallamiento de las señales. Diapositiva 28 de M2T3.
c. Para las interferencias es suficiente que las líneas de datos estén trenzadas no siendo necesario el
apantallamiento para cables de longitud inferior a 0,75 mts.

lOMoARcPSD|10500244
Examen/Control del Módulo 2.
1. La técnica de “bit stuffing” en el USB consiste en:
a. Insertar un “1” por cada seis “0” seguidos que se envíen por el bus.
b. Insertar un “0” por cada seis “1” seguidos que se envíen por el bus. Diapositiva 20 de M2T3.
c. Insertar un “0” después de los bits de sincronización.
d. Ninguna de las anteriores.
2. Los buses asíncronos...
a. Para que sean viables, todos los dispositivos conectados deben tener una velocidad igual o superior a la del bus.
b. Tienen la temporización de la transferencia fijada por el reloj del maestro, aunque existe la posibilidad de que
el dispositivo esclavo introduzca ciclos de espera.
c. Ajustan la temporización de la transferencia al dispositivo a controlar, para lo que se hace necesario utilizar
señales de “handshake". Diapositiva 32 de M2T1.
d. Reciben este nombre porque permiten la transferencia eficiente de los eventos asíncronos frecuentes que se
producen dentro del procesador, como son los fallos de página o incluso los fallos de cache.
3. Una transferencia de datos que necesite de la detección y control de errores no podrá utilizar:
a. Transferencias de control.
b. Transferencias de interrupción.
c. Transferencias isócronas. Diapositiva 62 de M2T3.
d. Transferencias tipo "bulk" o de gran volumen.
4. Cuando en un bus USB se conecta un dispositivo full speed a un Hub de alta velocidad, las transferencias entre el
hub y el host se realizan:
a. A la misma velocidad que el dispositivo.
b. La velocidad cambia dinámicamente en función de la carga del hub.
c. Siempre se realiza a velocidad "high speed".
d. A "full o high speed" dependiendo del número de dispositivos que estén conectados al hub.

lOMoARcPSD|10500244
5. En una operaciones de transferencia de un bloque de datos:
a. La dirección se proporciona una sola vez al comienzo y además, esta operación se considera indivisible para que
se pueda completar la transferencia del bloque completo sin interrupción.
b. El primer dato se transmite a/desde la dirección especificada, mientras que el resto de datos se transfieren
a/desde las direcciones siguientes.
c. Se realizan alternativamente lecturas y escrituras sucesivas a distintas posiciones de un mismo bloque de

d. Estamos accediendo a un puerto de entrada/salida.
e. Todas las anteriores son falsas
6. Las operaciones de lectura-modificación-escritura….
a. Proporcionan la dirección una sola vez al comienzo, salvo que mientras se realiza la modificación otro maestro
escriba en esa posición, lo que obligaría a reiniciar la lectura.
b. Proporcionan la dirección una sola vez al comienzo y es considerada indivisible, lo que es útil entre otras
cosas para proteger la memoria compartida del acceso de otros maestros. Diapositiva 41 de M2T1.
c. Buscan garantizar la seguridad haciendo una lectura previa del valor que se va a escribir, de forma que si se
produce un error en el bus, se podría restaurar el valor antiguo.
d. Son operaciones antiguas que se mantienen por garantizar la compatibilidad con el hardware existente.
e. Son propias y características de bus PCI y no están en ningún otro bus.
7. Respecto del número de endpoints de un dispositivo podemos afirmar que:
a. El número de endpoints se codifica con un campo de 5 bits en el paquete de token.
b. El número de endpoints máximo es 15 en todos los dispositivos independientemente de su velocidad.
c. El número máximo de endpoints es de 32 (16 IN + 16 OUT) en high speed y de 3 en full/low speed.
8. Cuando un dispositivo compatible usb 2.0 es del tipo "bus powered" nos estaremos refiriendo a:
a. Un dispositivo que tiene su propia fuente de alimentación.
b. Un dispositivo que toma la alimentación del bus hasta un máximo de 1 amperio.
c. Un dispositivo que toma la alimentación del bus hasta un máximo de 500 mA. Diapositiva 13 de M2T3.
d. A ninguno de los anteriores.

lOMoARcPSD|10500244
9. En el bus PCI la orden “ciclo de dirección dual” ….
a. Es usada por el maestro de bus para indicar que la transferencia utiliza direcciones de 64 bits.
b. Es usada por el maestro para iniciar la difusión de un mensaje a más de un destinatario.
c. Es generada por el controlador de interrupciones indicando que las líneas de dirección se utilizan para
direccionar el dispositivo y el tamaño doble del identificador a devolver.
d. Se utiliza para especificar la transferencia de una secuencia de datos desde memoria durante uno o más ciclos
de reloj posibilitando transferencias en términos de líneas de caché.
10. El bus PCI de 32 bits tiene…
a. líneas de arbitraje para implementar una gestión tipo “daisy-chain” en cuatro canales.
b. líneas de test que siguen el estándar IEEE para procedimientos de test.
c. Parejas de líneas REQ-GNT para permitir la gestión centralizada de múltiples maestros.

d. Líneas de Soporte de cache para permitir memorias chache en el bus asociadas a otro dispositivo.
e. Líneas de interrupción no compartidas, de tal forma que cada dispositivo puede generar peticiones a un
controlador de interrupciones.
f. Todas las anteriores son ciertas.
g. Todas las anteriores son falsas.
11. Cuando se habla de descriptores de un dispositivo USB nos estamos refiriendo a:
a. Información asociada al driver suministrado por el fabricante que indica las características del dispositivo.
b. Estructuras de datos almacenadas en los dispositivos que informan acerca de sus cualidades y capacidades.
c. Pequeñas bases de datos asociadas al host controller y que permiten asignar un driver a los dispositivos que se
conecten.
12. El método de arbitraje centralizado:
a. Es el más eficiente y de construcción más sencilla y económica.
c. Tiene el inconveniente de que su construcción es más complicada, pero lo compensa porque es posible
establecer políticas distintas y variables (dinámicas). Ya se sabe!!
d. Es de implementación sencilla pero la prioridad viene fiada por la posición relativa en el bus.

lOMoARcPSD|10500244
13. Respecto a la transmisión de datos en el bus USB podemos afirmar que es una:
a. Transmisión síncrona, el envío de un "1" implica dos transiciones de voltaje en las líneas físicas.
b. Transmisión asíncrona, el envío de un "0" implica dos transiciones de voltaje en las líneas datos.
c. Transmisión síncrona, el envío de un "0" implica una transición de voltaje en las líneas de datos.
d. Transmisión asíncrona, el envío de un "0" implica una transición de voltaje en las líneas de datos.
14. En el bus PCI la señal FRAME#:
a. Es activada por el dispositivo seleccionado cuando ha reconocido su dirección. (DEVSEL#)
b. Es activada por el maestro del bus y durante la lectura indica que el maestro está preparado para aceptar datos
y durante la escritura indica que hay un dato válido en bus. (IRDY#)
c. Es activada por el dispositivo seleccionado cuando ha reconocido su dirección. (DEVSEL#)
d. Es activada por el maestro para indicar el comienzo de una transferencia y la desactiva anticipadamente para
indicar que va a terminar la transferencia.
e. Es activada para indicar que se trata de una operación atómica indivisible que puede necesitar varias
transferencias. (LOCK#)
15. Respecto del bus USB ¿Cuál de las siguientes afirmaciones es falsa?
a. La transmisión en usb 3.0 es de tipo full dúplex siendo la velocidad 10 veces superior al usb 2.0.
b. Las longitudes de los cables en USB1.x pueden ser mayores que en USB 2.0 debido a que trabaja a menor
frecuencia.
c. Un dispositivo USB 2.0 puede conectarse a un sistema con especificaciones usb 3.0.
d. Un sistema USB-on-the-Go se puede comportar como host o dispositivo según la nomenclatura de la norma
USB.
16. Cuando un dispositivo soporta velocidades full/high speed es obligatorio obtener los descriptores de:
a. Device - configuration - Interface.
b. Device - configuration - interface - endpoint.
c. Device - device_qualifier - other_speed_configuration - configuration - interface.
d. Device - device_qualifier - Interface_power - configuration - interface.
e. Device - device_qualifier - configuration - interface.
17. ¿Qué conjunto de características de las que se citan a continuación son propias de un bus USB 2.0?
a. Par de datos trenzado y codificación RZ de los datos a transmitir.
b. Apantallamiento de las señales de datos, no trenzados y codificación NRZI de los datos a transmitir.
c. Apantallamiento del conjunto de los 4 hilos del bus, par de datos trenzado y niveles de voltaje de las líneas de
datos respecto a tierra.
d. Líneas de datos en par trenzado, transmisión en modo diferencial y codificación NRZI

para los datos.

lOMoARcPSD|10500244
18. Respecto de las transferencias en el bus usb, ¿cuál de las siguientes afirmaciones es falsa?:
a. Las transferencias tipo isócronas son las más rápidas.
b. Dispositivos como el ratón (low speed) sólo utilizan las transferencias de control e interrupción.
c. Las transferencias de control están soportadas por todos los dispositivos.
d. Las transferencias tipo "bulk" son las más rápidas.
19. La planificación de las transacciones por el bus usb 2.0 se realiza en:
a. Microframes con una duración variable dependiento del tamaño de los paquetes.
b. Frames de 1 mseg.
c. Microframes de 125 µseg. Diapositiva 40 de M2T3.
d. Ninguna de los anteriores.
20. La transmisión de un "1" lógico por las señales d+ y d- de un bus USB se codifica como:
a. Una diferencia de voltaje negativa entre d+ y d-.
b. Una diferencia de voltaje positiva entre d+ y d-. Diapositiva 15 de T2M3.
c. Un diferencia de voltaje positiva entre d- y d+.
d. Un voltaje de 5 voltios en d+ respecto de tierra.
21. La latencia de la transmisión en un bus paralelo…:
a. Es un factor directamente relacionado con el ancho de banda, de forma que cuanto mejor es el ancho de
banda, mejor es la latencia.
b. Es lo que ha obligado a que existan las operaciones de lectura-después-de-escritura.
c. Es un factor que se contrapone al ancho de banda y que lo limita.
d. Es mucho mejor cuando aumentamos la frecuencia de reloj del procesador.
e. Es un factor que no tiene porque mejorar al aumentar el ancho del bus. Diapositiva 10 de M2T2.
22. Respecto al endpoint0 de un dispositivo USB ¿Cuál de las siguientes afirmaciones es verdadera?
a. Es opcional y no existe en dispositivos sencillos.
b. Siempre existe y puede utilizar cualquier tipo de transferencia.
c. Es un buffer de almacenamiento que siempre podemos encontrar en los dispositivos y configurado para
transferencias de control. Diapositiva 31 de M2T2.

lOMoARcPSD|10500244
23. Cuando no hay conectado un dispositivo USB al bus y medimos la diferencia de tensión que hay entre las líneas de
datos d+ o d- respecto de tierra podemos afirmar que:
a. La diferencia de voltaje es indefinida (líneas al aire sin conectar).
b. El voltaje es cero voltios o muy bajo.
c. Debido a las resistencias de pull-up la tensión en cada una de las líneas responden a un "1" lógico.
24. Los comandos para la obtención de los descriptores de un dispositivo USB se envían:
a. Haciendo uso de una transferencia de tipo interrupción.
b. Haciendo uso de la fase de "setup" de las transferencias de control.
c. Haciendo uso de la fase de "data" de las transferencias de control.

lOMoARcPSD|10500244
Autoevaluación Módulo 3
1. Un código de barras bidimensional o 2D como el QR se caracteriza porque:
a. El símbolo es cuadrado y siempre del mismo tamaño. El área de impresión varía según la impresora y la
versión del símbolo. Diapositiva 56 de M3T1.
b. La versión del símbolo depende de la cantidad de información a almacenar y del dispositivo de impresión del
código de barras. El dispositivo de impresión sólo varía el área de impresión, no la versión del símbolo.
c. En función de la información a almacenar, los puntos que forman cada módulo son más gruesos o más finos.
Falso, lo que afecta al grueso de los módulos es el dispositivo de impresión.
d. Todas las anteriores son falsas
2. Cuando hablamos de ratón láser nos estamos refiriendo a:
a. Una tecnología que detecta el movimiento del ratón realizando medidas puntuales de distancias.
b. Un ratón óptico que utiliza una fuente de iluminación basada en láser. Luz láser en vez de LED.
c. Una tecnología que es más exigente en cuanto al tipo de superficie sobre la que desliza el ratón. Al revés.
d. Un ratón que también puede utilizarse como puntero láser.
3. Cuál de los siguientes componentes no sería necesario en ratón óptico estándar:
a. Sensor de imagen CMOS. Diapositiva 10 de M3T1.
b. Codificador óptico con salida en código Gray. Esto es lo que utilizan los ratones mecánicos (Bola).
c. Un procesador digital de señal (DSP). Diapositiva 10 de M3T1.
d. Lente. Diapositiva 11 de M3T1.
4. En las impresoras láser qué papel desempeña el fusor:
a. Es el dispositivo que limpia el cilindro fotoconductor de restos de tóner después de cada copia dejándolo
preparado para el próximo ciclo.
b. Carga el dispositivo fotoconductor de electrones. Corotrón.
c. Descarga totalmente el dispositivo fotoconductor dejándolo preparado para el siguiente ciclo.
d. Es un dispositivo que a la salida de la impresora fija el tóner al papel por calor y presión.
5. Una impresora de impacto matricial de líneas:
a. Dispone de varios cabezales y con 5 o 7 agujas por cabezal.
b. El mecanismo de impresión es un tambor en la que subyacen los caracteres girando a alta velocidad.
c. El cabezal dispone de tantas agujas como caracteres por línea pueda imprimirse. Diapositiva 8 de M3T2.
d. El cabezal no se corresponde con ninguno de los anteriores.

lOMoARcPSD|10500244
6. Cuando comparamos las pantallas táctiles resistivas frente a las capacitivas, podemos afirmar que:
a. Las resistivas son más baratas que las capacitivas y no necesitan calibración. Sí necesitan calibración.
b. Las pantallas capacitivas dejan pasar menos luz que las resistivas necesitando tecnología OLED de iluminación.
Al contrario, las pantallas capacitivas dejan pasar el 90% de la luz del monitor frente al 75% de las resistivas.
c. En las capacitivas se puede usar cualquier tipo de estilete siempre y cuando se presione adecuadamente.
d. Las resistivas admiten cualquier tipo de puntero o estilete y necesitan de una operación de calibrado.
7. En relación a las diferentes tecnologías de teclados podemos afirmar que:
a. Los teclados de membrana permiten recorridos de tecla menores que los mecánicos y, por tanto, duran más.
b. Los teclados mecánicos son los más cómodos, disponiendo de un click audible y proporcionando la mayor
precisión y velocidad de tecleado de todas las tecnologías.
Mirar cuadro de comparación de tecnologías de teclado final del documento.
c. En el teclado de membrana el usuario normalmente no ejerce mayor presión en la pulsación que la necesaria.
d. Los teclados con tecnología de tecla tipo tijera son los que proporcionan un mejor rendimiento para el usuario
con recorrido de tecla menor que el mecánico y más duraderos.
8. ¿Qué información de los siguientes apartados no puede obtenerse a partir de un código de barras EAN-13 que
aparezca en un producto?
a. La referencia del producto dada por el fabricante.
b. Información para la detección de errores en el código impreso. Pero en los apuntes no dice nada de esto¿?
c. El país donde ha sido fabricado el producto. Esto dice la autoevaluación.¿?
d. El código de empresa que comercializa el producto.
9. Estableciendo una comparativa entre las tecnologías de bola y óptica en la construcción de un ratón ¿cuál de las
siguientes afirmaciones es falsa?
a. El ratón óptico se adapta mejor que el de bola a cualquier tipo de superficie.
b. El ratón de bola es más robusto frente a entornos de más suciedad. Diapositiva 10 de M3T1.
c. El ratón óptico puede funcionar en superficies poco reflectantes o negras.
d. El ratón óptico proporciona mayor precisión que el de bola.

lOMoARcPSD|10500244
10. En el bus I2C, el master ...:
a. Después de la condición de Start envía un código de dirección de un esclavo (8 bits de direcc.+1 bit de R/W) +
b. Después de la condición de Start envía un código de dirección de un esclavo (7 bits de direcc.+ 1 bit de R/W) +
c. Después de la condición de Start envía un código de dirección de un esclavo (8 bits de dirección + 1 bit de R/W+
1 stop bit).
d. Después de la condición de Start envía un código de dirección de un esclavo (8 bits de direcc.+1 bit de R/W).
e. Después de la condición de Start envía un código de dirección de un esclavo (7 bits de direcc.+ 1 bit de R/W).
Diapositiva 50 de PA06.
f. Es el que continuamente pone las direcciones y los datos en SDA pero no el reloj (SCL).
g. Es el que continuamente pone las direcciones y los datos en SDA y también el reloj (SCL).
h. Todas las anteriores son falsas
11. Respecto del funcionamiento de un ratón óptico podemos decir que:
a. Es menos preciso que uno de bola.
b. Utiliza una pareja de emisor-receptor LED infrarrojo o visible y detecta transiciones.
c. Utilizan un sensor de imagen que toma miles de imágenes por segundo que son analizadas para detectar el
movimiento. Diapositiva 10 de M3T1.
d. Es menos robusto y de mayor resolución que el ratón de bola.
12. Dado el siguiente código de barras de 13 dígitos EAN-13 750105453010x ¿cuál será el valor del dígito de
control “x”?
a. 5
b. 9
c. 7 Diapositiva 45 de M3T1.
d. 2
13. En el funcionamiento de una tableta gráfica pasiva de inducción electromagnética:
a. El puntero dispone de un circuito alimentado por batería que inyecta una señal en un punto de la matriz de filas
y columnas subyacentes.
b. Las filas y columnas subyacentes en la tableta alternan ciclos de emisión y recepción de señales siendo el
puntero un dispositivo que bloquea la señal en el punto donde éste se encuentre.
c. El circuito del puntero se carga en el ciclo de emisión de la matriz y luego deposita la carga en el ciclo de
recepción de la matriz detectándose la fila y columna donde se encuentra el puntero. Diapositiva 27 de M3T1.

lOMoARcPSD|10500244
14. El óxido de indio-estaño (ITO) se utiliza para:
a. Aislar las distintas capas constructivas de una pantalla o display LCD.
b. Es un conductor transparente con el que se construye los electrodos a través de los que se aplica una tensión
continua al cristal líquido para controlar su funcionamiento.
c. Es un conductor transparente con el que se construye los electrodos a través de los que se aplica una tensión
alterna (30-60 Hz) al cristal líquido para controlar su funcionamiento. Diapositiva 33 de M3T1.
15. Cuando hablamos de tinta para impresoras, ¿cuál de las siguientes afirmaciones es cierta?
a. La mejor tinta es la de base acuosa ya que proporciona estabilidad de los colores y libre de olores.
Falso, sufren decoloración. Diapositiva 14 de M3T2.
b. Para un uso profesional es mejor el uso de tintas de base acuosa pero con pigmentos en vez de colorantes.
Falso, para un uso profesional hay que usar tintas con base disolvente. Diapositiva 14 de M3T2.
c. Las tintas con base de disolventes y pigmentos son las de mejor calidad pero desprenden olores perjudiciales.
d. Todas las anteriores afirmaciones son falsas.
16. Una impresora de chorro de tinta continua:
a. Dispone de cabezales de impresión de tecnología térmica. Demanda de gota. Diapositiva 12 de M3T2.
b. El cabezal lanza un chorro tinta continua a presión elevada generada por una bomba.
c. Dispone de cabezales de impresión de tecnología piezoeléctrica que permite distancias moderadamente largas
entre cabezal y papel. Demanda de gota. Diapositiva 13 de M3T2.
d. Las gotas de tinta son generadas por un sistema ultrasónico y su trayectoria controlada por un campo
electrostático variable. Diapositiva 9 de M3T2.
17. El cristal líquido de tipo TN:
a. Tiene una estructura en forma de hélice o torcida a 90º cuando el voltaje aplicado es nulo.
b. Es una estructura en forma de espiral con ángulos de torsión entre 180º y 270º. Cristal líquido tipo STN.
c. Es capaz de transmitir la luz y oscurecerse cuando se le aplica un voltaje.
18. En el diseño y funcionamiento de un ratón de bola, la detección y dirección del movimiento según las
coordenadas x-y se realiza mediante:
a. Un codificador óptico angular con dos señales de salida que proporciona un código Gray cuando se mueve la
bola. Hacen falta dos de estos.
b. Dos codificadores, uno por cada coordenada, con una pareja emisor-receptor de infrarrojo.
c. Dos codificadores, uno por cada coordenada, similares a los del apartado A).
c. Dos bolas, una para cada grado de libertad, que arrastran sendos codificadores del tipo A).

lOMoARcPSD|10500244
19. En las impresoras láser ¿qué papel desempeña el cilindro fotoconductor?
a. Es el dispositivo que con ayuda de calor fija el tóner al papel. Fusor.
b. Es un dispositivo fotoconductor en el que quedan atrapados los electrones cuando se somete a un proceso
de carga y se liberan cuando incide luz láser. Diapositivas 18 y 20 de M3T2.
c. Es un cilindro que se carga en los puntos donde incide el láser y donde posteriormente se adhiere el tóner para
luego fijarlo al papel.
d. Es la fuente de luz láser de la impresora.
20. Respecto de las diferentes tecnologías de teclado ¿Cuál de las siguientes afirmaciones es cierta?
a. Los teclados de membrana son más duraderos que los mecánicos.
b. Los teclados tipo tijera tienen un recorrido de tecla mayor que los de membrana.
c. El teclado mecánico es el de mayor durabilidad medida en millones de pulsaciones.

Mirar cuadro de comparación de tecnologías de teclado final del documento.
d. Los teclados de tecnología mecánica es la más antigua y barata.
a. Tiene una capacidad máxima de almacenamiento de 256 caracteres alfanuméricos.

Depende del nivel de recuperación de errores y de la versión del símbolo. Diapositivas 55 y 56 de M3T1.
b. Tiene capacidad para la detección de errores en base a un dígito de control. Abarca área del símbolo para esto.
c. Para un tamaño dado de símbolo o versión, la capacidad de almacenamiento de datos disminuye a medida
que aumenta el nivel de de recuperación de errores frente a posibles daños en el código de barras.
Diapositiva 55de M3T1.
d. La capacidad de almacenamiento de datos es independiente del nivel de recuperación de errores dando

capacidades de almacenamiento de más de 3000 caracteres en la versión 40 o de símbolo más grande.
22. El bus I2C:
a. Es un bus serie con cuatro hilos, síncrono y bidireccional.
b. Es un bus serie con dos hilos, síncrono y bidireccional.
c. Un bus paralelo asíncrono, bidireccional.
d. Es un bus serie bidireccional con dos hilos con protocolo asíncrono.
e. Es un bus serie bidireccional con dos hilos con protocolo asíncrono y multimaster.
23. El bolígrafo digital con tecnología Anoto es un dispositivo de entrada de datos que:
a. Dispone de una cámara que toma imágenes de lo que se escribe y lo envía al computador.
b. Siempre tiene que estar conectado al computador.
c. La escritura se almacena como datos vectoriales que se obtienen a partir de imágenes del patrón de puntos
que subyace en el papel donde se escribe. Diapositiva 39 de M3T1.
d. El bolígrafo digital sólo es útil en pizarras electrónicas.

lOMoARcPSD|10500244
24. El cristal líquido de una pantalla LCD basa su funcionamiento en:
a. Un material que genera más o menos luz dependiendo de la tensión que se aplique.
b. Un material que transmite y cambia la polarización de la luz según el voltaje aplicado.

c. Material basado en óxido de indio-estaño (ITO) que oscurece según el voltaje aplicado.
d. Materiales que mantiene estructuras regulares a largo alcance tanto en posición como en orientación.
1. El deslizador (“slider”):
a. Es un componente que se introdujo en los discos que usan brazos axiales rotatorios.
b. Es un componente fundamental de los discos que está construido de un material resistente al desgaste por
rozamiento, que asegura la duración en el tiempo y que mantiene las cabezas de lectura y escritura en contacto
con la superficie magnética.
c. Todas las otras son falsas.
d. Es un componente fundamental de los discos ya que mantiene las cabezas de lectura y escritura “flotando”
sobre la superficie a una distancia precisa.
e. Es un componente que se introdujo en los discos que usan brazos de movimiento tangencial, y se siguen
manteniendo por compatibilidad.
2. El domino magnético transversal (“perpendicular”):
a. Es creado por las cabezas TMR (Tunnel Magneto-Resistence).
b. Es creado por las cabezas MR (Magneto-Resistence).
d. Es creado por las cabezas CMR (Colosal Magneto-Resistence).
e. Es creado por las cabezas GMR (Gigant Magneto-Resistence).
3. El principio físico en el que se basa las cabezas MR (Magneto-Resistivas):
a. Todas las otras son falsas
b. Se fundamenta en la interacción spin-orbita, debido a que el campo magnético reorienta las órbitas,
variando los procesos de dispersión y provocando cambios en resistencia. Diapositiva 83 de M4T1.
c. Se fundamenta en la ordenación de todos los momentos magnéticos de una muestra en la misma dirección y
sentido.
d. Ha condicionado la aparición de nuevas técnicas de codificación de la información en los discos magnéticos.
e. Se fundamenta en que la corriente inducida en un circuito es directamente proporcional a la rapidez con que
varia el flujo magnético que lo atraviesa.

lOMoARcPSD|10500244
4. En un sistema de almacenamiento “RAID 5, una escritura “corta”…”:
a. Implica una operación física de lectura de la paridad antigua y dos de escritura (el dato y la paridad nueva).
b. Es más seguro y robusto que el RAID 4 porque utiliza un disco adicional con mayor redundancia.
c. Conlleva dos lecturas y dos escrituras físicas sobre dos de los discos, por lo que se podrían hacer
concurrentemente dos escrituras sobre distintos “stripes”.
d. Todas las otras son falsas.
e. Obliga a leer el “stripe” completo para recalcular la paridad y posteriormente hacer una escritura del dato.
f. es menos eficiente que en el RAID 4 porque al utilizar un disco más se complica la gestión de la paridad, pero
luego la lectura es mucho más rápida.
5. La remanencia magnética de un material:
a. Es conseguir eliminar o neutralizar de forma permanente el campo magnético presente en un material.
b. Depende del material, y cuanto más elevada sea, mejores serán las características de las cabezas de grabación
que podremos construir con ese material.
c. Es la propiedad que deben tener las cabezas de grabación y el medio magnético en el que se graba la
información.
d. Es el campo magnético que conserva después de haberle aplicado un campo magnético externo lo
suficientemente intenso para saturarlo y suprimirlo. Diapositiva 20 de M4T1.
e. Todas las otras son falsas.
6. Las cintas magnéticas para copia de seguridad de grabación helicoidal:
a. Todas las otras son falsas.
b. Pueden ser unidireccionales de cabezal único o bidireccionales con cabezal doble.
c. Es la tecnología que más ha durado en el tiempo por compatibilidad, a pesar de no ser la que mejores
características ofrece en densidad de información. Sí ofrece gran densidad de información.
d. Consiguen una mayor densidad de información, pero son más frágiles, siendo una tecnología “heredada” del
audio digital y del vídeo analógico. Diapositiva 14 de M4T3.
e. Es la tecnología más robusta, pero de menor densidad de información, siendo una tecnología “heredada” del
audio analógico. De mayor densidad pero más frágil.
7. Las cintas magnéticas para copia de seguridad de formato bidireccional (serpentina):
a. Son las que mayor densidad de información consiguen.
b. Utilizan una o más cabezas móviles para poder posicionarse sobre las distintas pistas (tracks).
c. Usan cabezas múltiples sobre un soporte rotatorio (drum).
d. Han tenido mucho éxito debido a que han sido las más rápidas en velocidad de grabación.

lOMoARcPSD|10500244
8. Las mejoras en la codificación de la señal (por ejemplo: RZ, NRZ, NRZI, FM, MFM, … etc.):
a. Se introdujeron para los sistemas que utilizaban dominios magnéticos longitudinales pero no son necesarias en
la grabación mediante dominio magnéticos trasversales y lectura mediante sensor GMR.
b. Se han ido introduciendo obligadas por las mejoras en la tecnología de las cabezas de grabación en primer
lugar, y posteriormente por la aparición de las cabezas de lectura mediante sensor MR y GMR.
d. Han permitido tiempos de accesos más veloces y mejorar la capacidad de almacenamiento de una unidad
con respecto al sistema más antiguo, usando el mismo medio y cabezas de lectura y de escritura.
e. Son técnicas estándar de compresión de información aplicada a los medios magnéticos para mejorar el
aprovechamiento del espacio.
9. Para aumentar la capacidad en los discos modernos:
a. Se utiliza grabación mediante dominio magnéticos trasversales y lectura mediante sensor GMR.
b. Se utilizan cabezales “thin film inductive read/write” (más ligeros) que permiten crear y leer los dominios
magnéticos transversales.
d. Se utiliza grabación mediante dominio magnéticos trasversales combinado con pistas helicoidales y lectura
mediante sensor GMR.
e. Se utilizan cabezales únicos lectura y escritura de MnFe (más ligeros) que permiten crear y leer los dominios
magnéticos transversales.
10. El “Mean Time to Failure” (MTTF) y el Mean Time To Repair (MTTR):
a. Afectan ambos de forma directa a la disponibilidad (availability), que es el factor que más nos interesa, desde el
punto de vista de explotación.
b. Un valor mejor de MTTF hace que el MTTR mejore.
d. El MTTF depende en gran medida de la calidad y la tecnología de fabricación y del correcto uso, mientras que
el MTTR depende también de los criterios de explotación. Diapositiva 11 de M4T2.
e. Son valores relacionados y dependientes entre sí y que están directamente condicionados por el coste de
fabricación.

lOMoARcPSD|10500244
ANEXO MÓDULO 3 (COMPARATIVAS ENTRE LAS DISTINTAS TECNOLOGÍAS DE TECLADO)
Teclados de membrana Teclados tipo tijera Teclados mecánicos
Menos costoso (menos piezas) Más caro El más caro
Toque más ligero Toque de muelle Toque duro, más preciso y rápido
Distancia de recorrido (2.5 - 3.5 mm) Distancia de recorrido (2.0 mm) Distancia de recorrido (4 mm)
No hay sonido de pulsación No hay sonido de pulsación Hace ruido al pulsar las teclas
Toque más fuerte del necesario Toque más fuerte del necesario El toque no es más fuerte del necesario
Duran 1 a 10 millones de pulsaciones Duran 1 a 20 millones de pulsaciones Duran 20 a 50 millones de pulsaciones
Las teclas se estropean. No se estropean pero se atascan Cuesta que se estropeen
Lenta velocidad de escritura Rápida velocidad de escritura Rápida velocidad de escritura

lOMoARcPSD|10500244
MODULO 1
1.¿Cuál de las siguientes funciones no corresponden a un interfaz?

a. Corrección de posibles errores en las transmisiones.
b. Conversión y/o adaptación de formatos de datos.
c. Almacenamiento temporal de información.
d. Ejecución de instrucciones de entrada/salida tipo: in() y out().
2. Cuando hablamos del sistema de interrupciones del I8086, ¿Cuál de las

siguientes afirmaciones es CIERTA?
a. Los dispositivos se identifican por consulta de estado ya que implementa
unos sistemas de interrupciones no vectorizado.
b. Las direcciones de las rutinas de servicio de cada una de las
interrupciones están almacenadas en una tabla que puede ocupar
hasta 1024 bytes.
c. El sistema es capaz de gestionar hasta 1024 líneas de interrupción de
forma vectorizada.
d. No tiene instrucciones de interrupción (interrupciones software).
3. Si en un sistema de interrupciones basado en el controlador i8259
enviamos a un controlador el byte 11101000 como palabra ICW3 y tiene
en su pata ‘SP/EN’ = +5v, ¿Cuál de las siguientes afirmaciones es cierta?
Estamos diseñando un sistema de hasta 36 líneas de

interrupción
4. El interfaz Centronics se puede considerar como:
Un bus paralelo asíncrono.

5. En un sistema de interrupciones basado en varios controladores i8259
conectados en cascada ¿Como se indica a un controlador que es
maestro o esclavo?
Con la palabra ICW 4 si está en modo amplificación de señales

(buffered).
6. Respecto al sistema de E/S en un procesador, ¿Cuál de las siguientes
afirmaciones es verdadera?
a. Las instrucciones del tipo IN/OUT pueden utilizarse para acceder a los
puertos mapeados como memoria (memory mapped I/O) en un sistema basado
en el procesador I8086.
b. En el procesador I8086 los puertos pueden ser mapeados como
memoria (memory mapped I/O) o E/S.

lOMoARcPSD|10500244
c. Los registros de los periféricos simulados en el simulador PCSpim pueden

mapearse como memoria o como entrada/salida. d. Todas las anteriores son
falsas.
7.Cuando se realizan transferencias por DMA haciendo uso de un
controlador similar al 8237 de Intel, ¿Cuál de las siguientes afirmaciones es
CIERTA?
a. Los puertos se seleccionan en base a su dirección que se encuentra en el
bus de direcciones.
b. Cuando el periférico solicita una transferencia por DMA el controlador de
DMA automáticamente toma el control de los buses para realizar la transferencia
independientemente del procesador.
c. En las transferencias por DMA el direccionamiento de los puertos se
realiza mediante las instrucciones IN/OUT.
d. En las transferencias por DMA los puertos son seleccionados por la
señal DACK del contador DMA.
e. En las transferencias por DMA los puertos son seleccionados por
una señal del contador DMA.
8. ¿Que acción tiene lugar cuando la rutina de servicio de un periférico
envía un comando no especifico de final de interrupción a un
controlador i8259?
Pone a cero (o resetea) el bit activo o línea de interrupción

más prioritaria del registro ISR.
9. En la conexión de diferentes dispositivos a un bus síncrono:
Solo admite la conexión de dispositivos que sean igual de

rápidos.
10. Respecto al comando de final de interrupción (EOI) en un
controlador i8259 ¿Cuál de las siguientes afirmaciones es falsa?
a. No es necesario enviar un comando de EOI cuando se programa

adecuadamente el i8259 cuando así sea.
b. Siempre es necesario que la rutina de servicio que atiende al
periférico envié al final un comando de EOI para que el periférico
pueda interrumpir de nuevo.
c. El i8259 dispone de comandos de EOI específico con posibilidad de rotar
las prioridades de las líneas de interrupción.
d. El i8259 permite implementar un sistema de interrupciones vectorizado.
12. En el diseño de un bus asíncrono cual de los siguientes aspectos
puede ser opcional:
La señal de reloj

lOMoARcPSD|10500244
13. Respecto a la conexión de los diversos componentes de un sistema

computador a través de buses, podemos decir que:
Es más eficiente organizar el sistema como una jerarquía de

buses según prestaciones de los dispositivos.
14.Cuando se conecta una impresora al puerto pararelo Centronics de un
PC, la señal “ack” se utiliza para:
Que la impresora avise al computador que ya ha recibido el

dato enviado.
15. En un procesador del tipo I8086 el acceso a los puertos de
entradasalida se realiza normalmente con instrucciones:
a. Del tipo in() Out()

b. Con instrucciones de acceso a puertos mapeados como memoria.
c. Se accede con instrucciones de los tipos a) y b) anteriores.
16. En las transferencias por DMA utilizando el controlador 8237 de Intel,
¿Cuál de las siguientes afirmaciones es falsa?
a. No tiene capacidad para inicializar un bloque de memoria con un

valor dado.
b. Puede realizar transferencias de datos entre memoria y periféricos y de
memoria a memoria.
c. El tamaño de bloque máximo que puede transferirse es de 64K
d. Los controladores pueden encadenarse para aumentar el número de
canales de DMA
17. El protocolo “handshake” es propio de:
Un bus paralelo o serie con protocolo asíncrono.

18. Cuando en un diseño computador hablamos de las interrupciones, nos
estamos refiriendo a:
Un método de sincronización.
19. Desde el punto de vista del uso del procesador, y cuando se habla de
sincronización por consulta de estado podemos afirmar que:
La consulta de estado presenta un mejor rendimiento cuando

se aplica a dispositivos rápidos.
20.Cuando en el diseño de un sistema computador se maneja los TPC-C, se
ha de entender que:

lOMoARcPSD|10500244
Es una medida del rendimiento de la entrada-salida en

procesamiento de transacciones on-line.
Si es TpsE o TPC-E es un sistema informático dedicado a operaciones

en mercados financieros
21.En un modelo simplificado de periférico, un transductor es un
dispositivo que tiene la funcionalidad de:
Convertir un tipo de energía en otro.

22. Respecto de la gestión de interrupciones en un procesador I8086,
a. El sistema de interrupciones es sectorizado y el atendimiento de la
interrupción consiste en ejecutar el código de la rutina de servicio que se
encuentra en la dirección de memoria: 4xNº vector.
b. Cuando se produce una interrupción siempre se salta a una dirección de
memoria fija
c. El sistema de interrupciones es vectorizado y puede hacer uso de hasta
2048 vectores distintos.
d. todas las anteriores son falsas.
23. El atendimiento de una interrupción con origen en un
periférico en la mayoría de los computadores da lugar a la
ejecución de una rutina de servicio que debe terminar en:
Siempre con una instrucción especial de retorno que afecta al

contador de programa y al estado del procesador.
24. ¿Cuál de los siguientes factores puede ser un factor
limitativo importante del rendimiento de la entrada/salida? a. El
sistema de memoria del computador
b. Usar buses síncronos
c. Usar buses de transmisión serie
d. Ninguno de los factores citados afectan realmente y de forma directa al
rendimiento.
25.¿En cuál de los siguientes apartados se estaría haciendo referencia al
transductor de un periférico?
a. Motor de una unidad lectora/grabadora de DVD
b. Diodo laser de un DVD
c. Cartucho de cinta magnética en una unidad de almacenamiento.
d. Tóner de una impresora laser.
26. Si en un programa x86 tenemos la secuencia de las dos siguientes
instrucciones 1) MOVE reg, dato 2) OUT puerto, reg entonces podríamos
afirmar que el puerto esta mapeado como:
a. Entrada/salida o memoria dependiendo del modo de direccionamiento
utilizado para especificar el puerto.

lOMoARcPSD|10500244
b. Memoria
c. Entrada/Salida.
d. Memoria o entrada-salida dependiendo del diseño del decodificador de
direcciones y la señal IO/M’
27. En el diseño del sistema de entrada/salida (E/S) de un computador
basado en el MIPS-32 puede optarse por:
a. Mapear los puertos como memoria (memory mapped I/O) o como
entrada/salida (mapped I/O)
b. Mapearlos solo como memoria.
c. Mapearlos solo como E/S
28.Cuando un procesador con arquitectura MIPS-32 ejecuta una
instrucción que produce un desbordamiento (overflow) entonces se
genera:
Una excepción con código distinto de 0 que puede extraerse del

registro de “cause”.
29.¿En cuál de los siguientes apartados se habla de una técnica de
sincronización?
a. Acceso Directo a Memoria (DMA)
b. Entrada/salida por programa
c. Interrupción no vectorizada
d. Procesador de entrada/salida.
e. En ninguna de las anteriores.
30. Si consideramos las funciones que tiene que realizar el interfaz de un
periferico, ¿Cuál de las siguientes afirmaciones diría que es falsa? a.
Detección de errores.
b. Decodificar y ejecutar un programa de entrada/salida de datos
c. Amortiguar diferencias de velocidad entre periférico y CPU
d. Conversión de longitud y formato de datos
31. Entre los registros del controlador de DMA 8237 podemos encontrar un
registro local o tampón utilizado para:
a. Realizar transferencias de memoria a periférico
b. Realizar transferencias de una zona de memoria a otra.
c. Almacenamiento intermedio en las transferencias de datos desde un
periférico rápido a memoria
d. Almacenamiento intermediario en transferencias de datos de memoria a
periférico lento.
32. En un sistema de interrupciones vectorizado y en daisy-chain ¿Cuál de
las siguientes afirmaciones es cierta?

lOMoARcPSD|10500244
a. La CPU informa de un ciclo de reconocimiento de interrupción con la

señal de reconocimiento de interrupción (INTA) y la identificación de los
dispositivos se realiza por consulta de estado.
b. La gestión de prioridades queda establecida por el orden en que los
dispositivos reciben la señal INTA y la identificación de los dispositivos se
realiza leyendo sus registros de estado.
c. La gestión de prioridades queda establecida por el orden en que los
dispositivos reciben la señal INTA y el dispositivo se identifica por
un dato que deposita en el bus.
d. Todas las respuestas son falsas.
33.En relación al uso de la consulta de estado en un sistema computador
podemos decir que:
El “overhead” o gasto de tiempo de CPU aumenta con los

dispositivos lentos.
34.Si en un sistema de interrupciones basado en el controlador I8259 se
quiere que el periférico conectado a la línea IRQ6 utilice el vector de
identificación 0x8E ¿Cuál de los siguientes comandos de inicialización
seria el correcto para tal fin?
a. Programar el valor 0x80 como palabra ICW2
b. Programar el valor 0x8F como ICW1
c. Programar el valor 0x88 como palabra ICW2
d. Todos los comandos anteriores son incorrectos.
35. En la gestión de interrupciones de un procesador con arquitectura

MIPS-32 similar al utilizado en las practicas de la asignatura, ¿en cuál de
las siguientes opciones se permitirá las interrupciones de un periférico
conectado al nivel 1 de las interrupciones de hardware?
Registro “status” = 0x0801

Si pregunta por el nivel 0 de hardware = “status” = 0x0401
36.Cuando comparamos los objetivos de diseño de la entrada/salida de un

computador respecto del procesador ¿Qué aspecto de los citados a
continuación puede NO ser un objetivo común? a. El tamaño
b. Mejorar el rendimiento
c. Diseñar un sistema con conexiones estándar
d. Consumo de potencia bajo.
37.En relación a los conceptos de máscaras de interrupción y flag (o bits)
de habilitación de interrupciones residente normalmente en el registro de
estado del procesador, podemos afirmar que:

lOMoARcPSD|10500244
a. Las máscaras tienen un carácter mas general que el flag de habilitación

de interrupciones ya que la máscara puede actuar sobre varios niveles de
interrupción
b. El flag de habilitación de interrupciones afecta a todos los niveles,
habilitación o no.
c. El enmascaramiento y la habilitación actúan por igual y se han de
especificar para cada nivel proporcionando un doble mecanismo de habilitación.
d. Las afirmaciones a y c son ciertas.
38. En un sistema de computador con procesador I8086, ¿Cuál de las
El procesador lee la dirección de la rutina de servicio de una

posición de memoria obtenida a partir de un vector.
39.Cuando en un sistema de interrupciones utilizamos la técnica
daisychain estaremos definiendo:
Un método para definir prioridades de los dispositivos que

interrumpen
40. Cuando en el diseño de un sistema computador se utiliza un
procesador que dispone de un sistema de interrupciones con múltiples
líneas de petición de interrupción entonces:
No es necesario utilizar un mecanismo de gestión de prioridades porque ya

están definidas.
41. Cuando un procesador accede a puertos que están mapeados como
entrada/salida, hará uso de:
Solo de instrucciones especiales de entrada/salida.

42. En base a la definición dada en clase ‘’transductor’’ de un periférico.
¿Cuál de las siguientes afirmaciones es cierta?
La evolución de la tecnología ha permitido que algunos periféricos no

dispongan o necesiten de un transductor.
43. En el diseño de los buses en sistemas computadores de propósito
general, podemos afirmar que a lo largo del tiempo se ha observado la
tendencia de:
Utilizar buses seriales.

44. En las transferencias de datos por DMA normalmente el trabajo de la
CPU:
Es mínimo ya que solo tiene que programar el controlador DMA con las
características de la transferencia.

lOMoARcPSD|10500244
45. En relación a como se selecciona un dispositivo que se conecta a un

bus podemos decir que:
El dispositivo se conecta al bus solo cuando lo indica el decodificador de

direcciones a través de una pin de selección.
46. En relación a las funciones típicas asociadas a una interfaz, ¿Cuál de
las siguientes funciones no es tarea del interfaz?
Control de las señales del bus en transferencias por DMA.

47. En relación a un sistema de interrupciones que utiliza un controlador
de interrupciones del tipo I8259, podemos afirmar que:
Las prioridades quedan definidas de forma centralizada en el controlador.

48. Las interrupciones en un procesador con arquitectura MIPS-32 si
están habilitadas y se producen, hacen que:
El procesador cambia a modo kernel o supervisor para ejecutar el código

de tratamiento de excepciones y/o interrupciones.
49. Para habilitar las interrupciones del nivel 3 del hardware en un
sistema computador basado en el procesador MIPS-32 deberemos:
Escribir un 0x2001 en el registro de “estado”.

50. Respecto a los protocolos de comunicación en buses, ¿Cuál de las
El protocolo síncrono permite mayor ancho de banda que el asíncrono.

51. Si en la programación de un sistema de interrupciones basado en el
controlador i8259 enviamos el byte 01101000 como palabra ICW3 a un
controlador, podemos afirmar que:
Estamos diseñando un sistema con 29 líneas de interrupciones.

52. Si en un determinado entorno oímos hablar del daisy-chain
posiblemente se estarán refiriendo a:
Una técnica de gestión de prioridades.

53. Si en un sistema de interrupciones basado en el controlador I8259 se
quiere que el periférico conectado a la línea IRQ7 obtenga la dirección de
la rutina de servicio de la posición de memoria 188 entonces se habrá de:
Programar el valor 40 como palabra ICW2.

54. En un computador compatible PC permitirá el direccionamiento de
múltiples dispositivos de entrada/salida (puertos) hasta un máximo de:
La arquitectura del procesador fija un máximo de 64K puertos

lOMoARcPSD|10500244
55. ¿Cuál de las siguientes frases es la más acertada cuando se habla

de la entrada/salida de un computador?
Transferencias de datos por DMA y sincronización por interrupciones.

56. ¿Cuál de los siguientes factores pueden ser un factor limitativo
importante del rendimiento de la entrada/salida?
El sistema de memoria.
57.Respecto del puerto paralelo de un computador tipo IBM PC se puede
afirmar que es:
Un interfaz asíncrono que permite la conexión de periféricos

de diferentes velocidades.

lOMoARcPSD|10500244
MODULO 2
1. Cuando un dispositivo USB es del tipo “bus powered” nos estamos refiriendo a:
. Un dispositivo que tiene su propia fuente de alimentación
a. Un dispositivo que toma la alimentación del bus hasta un máximo de 1 amperio
b. Un dispositivo que toma la alimentación del bus hasta un máximo de 500 mA
c. A ninguno de los anteriores.
2. En el bus USB 1.x low/full speed todos los paquetes que se envían por el bus van
precedidos por:
a. Un campo de sincronismo formado por 12 bits a “0”
b. Un campo de sincronismo formado por 8 bits a “0”
c. Un conjunto de 16 bits a “1” en el que cada bit genera una transición en las señales de
datos
3. En un sistema de bus único con muchos dispositivos…

a. Los dispositivos tardan menos en coordinarse ya que todos comparten el mismo bus y la
velocidad aumenta.
b. Los dispositivos tardarán más en coordinarse al compartir el mismo bus y la
velocidad empeora.
c. Los cambios realizados en una parte de la arquitectura no afectan a las demás partes.
d. Se consigue alta velocidad ya que acerca al procesador los dispositivos que exigen un
rendimiento elevado.

a. Tienen la temporización de la transferencia fijada por el reloj del maestro, aunque
existe la posibilidad de que el dispositivo esclavo introduzca ciclos de espera
b. Ajustan la temporización de la transferencia al dispositivo a controlar, para lo que se
hace necesario utilizar señales de “handshake” c. Todas las anteriores son falsas.
d. han sustituido casi totalmente al asíncrono en todos los ámbitos porque ahora es el
método más moderno. (auto ev 2.3) preguntar si es correcta!!!!!
También puede ser: debido a los sesgos del reloj (clock skew) los buses no pueden
ser muy grandes si son rápidos
Los buses asíncronos: Opción b
5. La latencia de la transmisión en un bus paralelo…
a. Es un factor directamente relacionado con el ancho de banda, de forma que cuanto mejor
es el ancho de banda, mejor es la latencia.
b. Es lo que ha obligado a que existan las operaciones de lectura-después-de-escritura
c. Es un factor que se contrapone al ancho de banda y que lo limita.
d. Es mucho mejor cuando aumentamos la frecuencia de reloj del procesador
e. Es un factor que no tiene porqué mejorar al aumentar el ancho del bus.
f. Todas las otras son falsas.
6. Respecto de las transferencias en el bus USB, ¿Cuál de las siguientes afirmaciones es

falsa?
a. Las transferencias tipo isócronas son las más rápidas.
b. Dispositivos como el ratón (low speed) sólo utilizan las transferencias de control e
interrupción

lOMoARcPSD|10500244
c. Las transferencias de control están soportadas por todos los dispositivos.

d. Las transferencias tipo “bulk” son las más rápidas
7. ¿Qué conjunto de características de las que se citan a continuación son propias de

un bus USB 2.0?
a. Par de datos trenzado y codificación RZ de los datos a transmitir

b. Apantallamiento de las señales de datos, no trenzados y codificación NRZI de los datos a
transmitir
c. Apantallamiento del conjunto de los 4 hilos del bus, par de datos trenzado y niveles de
voltaje de las líneas de datos respecto a tierra.
d. Líneas de datos en par trenzado, transmisión en modo diferencial y codificación NRZI
para los datos
8. La técnica de “bit stuffing” en el USB consiste en:
a. Insertar un “1” por cada seis “0” seguidos que se envíen por el bus.
b. Insertar un “0” por cada seis “1” seguidos que se envíen por el bus.
c. Insertar un “0” después de los bits de sincronización.
También puede ser: Una técnica para evitar la desincronización de los relojes del
emisor y receptor.
9. En el bus USB los diferentes comandos que puede enviar el host a los dispositivos
para obtener información de ellos:
a. Se realiza con transferencias de cualquier tipo que incluyan un PID de entrada o salida
según sea comandos a enviar a los dispositivos o de lectura de estado.
b. La norma exige la utilización de las transferencias de interrupción
c. Los comandos se envían en el paquete de datos de la fase de Setup de una
transferencia de control.
10. De forma genérica, la línea de control típica de escritura en memoria…
a. Indica que el dato de la posición direccionada se sitúe en el bus

b. Indica que el dato presente en el bus se transfiera a través del puerto de E/S direccionado
c. Avisa a un dispositivo que el dato que envió ha sido aceptado o que el dato que desea está
disponible en el bus
d. Indica que un dispositivo necesita disponer del control del bus.
e. Que el dato presente en el bus se escriba en la posición direccionada
f. Todas las otras son falsas
11. En relación a las capacidades de comunicación half-duplex (recibir o transmitir, pero

no de forma simultánea) o full-duplex (recibir y transmitir al mismo tiempo) podemos afirmar
que:
a. El bus USB 2.0 es sólo full-duplex
b. El bus USB 3.0 tiene capacidades half y full-duplex
c. Tanto el bis USB 2.0 como el USB 3.0 tienen capacidades de half y full-duplex y es el
periférico el que determina si se usa una u otra d. Todas las anteriores son falsas.
12. El direccionamiento de los dispositivos conectados a un bus USB se realiza a través

de:
a. Un paquete de tipo “data”
b. Un paquete de tipo “token”

lOMoARcPSD|10500244
c. Un paquete de tipo “handshake”

d. Un paquete de tipo “special”
13. En el bus PCI la señal STOP# :

a. Es activada por el dispositivo seleccionado cuando ha reconocido su dirección
b. Es activada por el maestro del bus y durante la lectura indica que el maestro está preparado
para aceptar datos y durante la escritura indica que hay un dato válido en el bus
c. Es activada por el dispositivo seleccionado cuando ha reconocido su dirección
d. Es activada por el maestro para indicar el comienzo de una transferencia y la desactiva
anticipadamente para indicar que va a terminar la transferencia
e. Es activada para indicar que se trata de una operación atómica indivisible que puede
necesitar varias transferencias.
14. La planificación de las transacciones por el bus USB 2.0 se realiza en:
a. Microframes con una duración dependiendo del tamaño de los paquetes
b. Frames de 1 mseg
c. Microframes de 125 useg
d. Ninguna de las anteriores
15. Una línea de un bus que es “open-colector”...

Necesita que exista una resistencia de “pull-up” y se introduce un
“andimplícito” entre todas las conexiones.
16. Respecto a la topología del bus USB ¿Cuál de las siguientes afirmaciones es cierta?
a. Todos los dispositivos, hasta un máximo de 128, se conectan al bus de 4 hilos

compartiendo todas las señales.
b. Las conexiones al bus son punto a punto con una topología en estrella y por niveles
c. La topología admite hasta 128 niveles
17. Del bus USB podemos decir que es un bus:

a. Síncrono con transmisión serie
b. Un bus asíncrono de transmisión serie
c. Un bus asíncrono o síncrono dependiendo de las capacidades del periférico que se conecte
18. Si al conectar un dispositivo al bus USB detectamos, con un instrumento de medida

adecuado, que el voltaje en la señal D- aumenta hacia un voltaje positivo respecto a D+ y
supera cierto umbral, podemos afirmar que:
a. Se ha conectado un dispositivo “high speed”
b. Se ha conectado un dispositivo low/full speed
c. Se ha conectado un dispositivo “low speed”
d. Se ha conectado un dispositivo full/high speed
Si aumenta de D+ hacia D- y supera el umbral es: Se ha conectado un dispositivo full

o high speed
19. En el bus PCI la señal IRDY# :
a. Es activada por el dispositivo seleccionado cuando ha reconocido su dirección

b. Es activada por el maestro del bus y durante la lectura indica que el maestro está
preparado para aceptar datos y durante la escritura indica que hay un dato válido en
el bus c. Es activada por el dispositivo seleccionado cuando ha reconocido su
dirección

lOMoARcPSD|10500244
d. Es activada por el maestro para indicar el comienzo de una transferencia y la desactiva

anticipadamente para indicar que va a terminar la transferencia
e. Es activada para indicar que se trata de una operación atómica indivisible que puede
20. En el bus USB 2.0 High Speed todos los paquetes que se envían por el bus va
precedidos por:
a. Un campo formado por 12 bits a “1”
b. Un campo de sincronismo formado por 16 bits a “1”
c. Un conjunto de 32 bits a “0” en el que cada bit genera una transición en las señales
de datos
d. Un estado en el que las señales D+ y D- están a 0 voltios
21. En el proceso de enumeración que tiene lugar cuando se conecta un dispositivo a un

bus USB podemos afirmar que:
a. El dispositivo que se conecta queda a la espera de que el host le envíe un comando con la
dirección que se le asigna
b. Siempre se inicia una comunicación con un dispositivo de dirección 0 y el endpoint 0
hasta que se le asigne la dirección definitiva
c. El host asigna una dirección que va desde 0 hasta 127 (campo de 7 bits) según se vayan
conectando dispositivos a través de la etapa de Setup
d. El proceso de enumeración puede utilizar una transferencia isócrona si se está enumerando
un dispositivo multimedia
22. Respecto al endpoint 0 de un dispositivo USB ¿Cuál de las siguientes afirmaciones

es verdadera?
a. Es opcional y no existe en dispositivos sencillos
b. Siempre existe y puede utilizar cualquier tipo de transferencia
c. Es un buffer de almacenamiento que siempre podemos encontrar en los dispositivos
y configurado para transferencias de control d. Todas las anteriores son falsas
23. El propósito de las líneas de control es…

a. designar la fuente o el destino del dato situado en el bus de datos
b. proporcionar un camino para transmitir datos entre los módulos del sistema
c. determinar quién accede a las líneas de datos y direcciones y gestionar el uso que se
hace de esas líneas
d. determinar cuántos bits se pueden transmitir de forma simultánea y, por tanto, la velocidad
de transferencia
e. determina el tamaño máximo del espacio de direcciones del sistema
f. todas las otras son falsas
24. En relación a la transmisión de datos en un bus USB ¿Cuál de las siguientes

afirmaciones es cierta?
a. Los datos se envían de modo que un “1” se corresponde con una tensión positiva y un “0”
con una tensión de 0 voltios
b. Los datos son codificados según la técnica NRZ
c. El envío de datos exige su codificación con el método NRZI
d. Los datos se codifican de modo que provocamos en las líneas de datos una transición en
voltaje cuando se envía un “1” lógico
25. En el proceso de enumeración que tiene lugar cuando se conecta un dispositivo a un

bus USB ¿Cuál de las siguientes afirmaciones le parece falsa?:

lOMoARcPSD|10500244
a. El dispositivo que se conecta queda a la espera de que el host le envíe un comando con la
dirección que se le asigna
b. La comunicación inicial se establece con el endpoint 0 de los dispositivos
c. El host en la etapa de Setup asigna direcciones a los dispositivos que se van
conectando al bus que van desde la dirección 0 hasta la dirección 127 (campo de 7
bits) d. El proceso de enumeración sólo utiliza las transferencias de control
25B. En el proceso de enumeración que tiene lugar cuando se conecta un dispositivo a un

bus USB ¿Cuál de las siguientes afirmaciones le parece falsa?:
El dispositivo que se conecta al bus, informa, a través del descriptor de configuración,

de las direcciones en las que puede funcionar.
26. En relación a las transferencias de control en el bus USB. ¿Cuál de las siguientes
afirmaciones es falsa?
a. Son utilizadas para intercambio masivo de datos en los dispositivos multimedia

b. Siempre utilizan “endpoint 0” y el “pipe” de control por defecto
c. Garantizan una respuesta en un tiempo máximo
27. La transmisión de un “1” lógico por las señales d+ y d- de un bus USB se codifica
como:
a. Una diferencia de voltaje negativa entre d+ y d-
b. Un voltaje de 5 voltios en d+ respecto de tierra
c. Una diferencia de voltaje positiva entre d- y d+
d. Una diferencia de voltaje positiva entre d+ y d-
28. Cuando se envía un "0" por las señales de datos D+ y D- de un bus USB,
las tensiones que aparecen en las líneas serían: a. La señal D+ estaría a 5 voltios
y D- a 0
b. La diferencia de tensión entre D- y D+ sería positiva y mayor que un cierto umbral
c. La señal D+ estaría a 250 mv y D- < 0,3 voltios
También vale: La diferencia de tensión entre D+ con respecto a D- sería negativa y
mayor que un cierto umbral, si se envía un “1” la diferencia será D+ y D- positiva y mayor que
cierto umbral o D- y D+, negativa y mayor que cierto umbral.
29. Las órdenes del bus PCI de lectura y escritura de configuración…
a. Hacen que podamos conectar distintos dispositivos sin que importe sus velocidades
b. Permiten que el maestro lea y actualice parámetros de configuración de dispositivos
conectados al bus
c. Permiten que se realice las transferencias en términos de líneas de caché, si el controlador
de memoria utiliza el protocolo PCI para las transferencias entre la caché y la memoria
principal d. Se utilizan para intercambiar datos entre el maestro y un controlador de
E/S
Si preguntan por las órdenes de lectura de memoria es la c
30. En una operación combinada de lectura-modificación-escritura:

a. la dirección se proporciona una sola vez al comienzo y además, esta operación se
considera indivisible.

lOMoARcPSD|10500244
b. el primer dato se transmite a/desde la dirección especificada, mientras que el resto de datos
se transfieren a/desde las direcciones siguientes
c. se realizan alternativamente lecturas y escrituras sucesivas a distintas posiciones de un
mismo bloque de memoria, con la finalidad de optimizar el uso de la caché d. estamos
accediendo a un puerto de entrada/salida
e. todas las anteriores son falsas
Si es una transferencia de un bloque de datos: es la b
31. En el caso de un bus multiplexado…

Primero se especifica la dirección y luego se transmite el dato, pueden aparecer
retardos adicionales si fuese necesario tomar el control del bus dos veces por medio
de un procedimiento de arbitraje.
32. Respecto del apantallamiento de las señales en el bus USB 2.0 podemos decir que:
a. El apantallamiento es opcional y depende de la calidad del cable
b. La norma exige el apantallamiento externo en forma de malla trenzada de todos los
conductores.
c. Para las interferencias es suficiente que las líneas de datos están trenzadas no siendo
necesario el apantallamiento para cables de longitud inferior a 0,75 mts d. Todas las
anteriores son falsas
33. El método de arbitraje… (no salia esta ya en el M1???????) <yes

a. Centralizado permitiría fácilmente implementar (simular) una política daisy-chain,
pero no al contrario
b. Daisy-chain permitiría fácilmente implementar (simular) una política centralizada, pero no al
contrario
c. Centralizado y el daisy-chain, ambos, permiten de forma sencilla implementar (simular) un
arbitrio del otro tipo si ello fuese necesario
d. Centralizado así como el daisy-chain con construcciones hardware que impiden que uno se
comporte como el otro
e. Todas las otras son falsas
34. Las órdenes del bus PCI de lectura de memoria…
a. Permiten que se realicen las transferencias en términos de líneas de cache, si el

controlador de memoria utiliza el protocolo PCI para las transferencias entre la cache
y la memoria principal
b. Se utilizan para intercambiar datos entre el maestro y un controlador de E/S
c. Hacen que podamos conectar distintos dispositivos sin que importen sus velocidades
d. Permiten que el maestro lea y actualice parámetros de configuración de dispositivos
conectado al bus
35. Cuando se obtiene información de los dispositivos conectados a un bus USB a través
de los descriptores, ¿Qué orden en la obtención de los diferentes descriptores le
parece más lógica?
Device -> configuration -> interface -> endpoint
36. Respecto a la transmisión en el bus USB podemos afirmar que es una:

Transmisión asíncrona, el envío de un “0” implica una transición de voltaje en
las líneas de datos
37. En el bus USB un “hub” se utiliza para:

Ampliar el número de puertos USB de un equipo

lOMoARcPSD|10500244
38. Cuando se habla de descriptores de un dispositivo USB nos estamos refiriendo a:

Estructuras de datos almacenadas en los dispositivos que informan acerca
de sus cualidades y capacidades
39. ¿cuál de los siguientes tipos de transferencias sería la más adecuada para usar con
un dispositivo USB de almacenamiento masivo de datos? De volumen o “bulk”
40. Un bus es…

Un canal de comunicación compartido, que utiliza un conjunto de cables o
vías de comunicación para conectar múltiples subsistemas
41. En un bus USB y en relación al paquete de datos de la etapa de Setup podemos

afirmar que:
Su campo de datos de 8 bytes se utiliza para el envío de comandos a los dispositivos.
También vale: En el paquete se envía un campo de 8 bytes en los que se codifica alguna
operación de control para el dispositivo periférico.
42. Respecto a las conexiones virtuales o “pipes” podemos decir que:

Son asociaciones entre un “endpoint” y el software del controlador host

Parejas de líneas REQ-GNT para permitir la gestión centralizada de múltiples
maestros
44. El arbitraje centralizado:

Tiene el inconveniente de que su construcción es más complicada, pero lo
compensa porque es posible establecer políticas distintas y variables (dinámicas)
45. Una transferencia de datos que necesite de la detección y control de errores no podrá
utilizar
Transferencias isócronas
46. En el bus PCI la orden “ciclo de dirección dual”...

Es usada por el maestro de bus para indicar que la transferencia utiliza
direcciones de 64 bits
47. En el bus PCI la señal FRAME#:

Es activada por el maestro para indicar el comienzo de una transferencia y la
desactiva anticipadamente para indicar que va a terminar la transferencia
48. En la conexión de varios periféricos a un puerto USB de un sistema computador

podemos:
El número de hubs está limitado
49. Cuando se conecta un dispositivo USB full speed a un HUB de alta velocidad, las
transferencias entre HUB y el HOST se realizan
Siempre se realiza a velocidad “high speed”
50. Cuando un dispositivo soporta velocidades full/high speed es obligatorio obtener los
descriptores de:
Device - Device_qualifier - Other_speed_configuration - Configuration -
Interface
51. Respecto del número de endpoints de un dispositivo podemos afirmar que:

lOMoARcPSD|10500244
El número máximo de endpoints es de 32 en full/high speed y de 4 en low speed
52. El método de arbitraje por “Daisy-Chain”:

Es de implementación muy sencilla pero la prioridad viene fijada por la
posición relativa al bus
53. Cuando en un puerto USB no hay conectado dispositivo alguno y medimos la

diferencia de tensión que hay entre las líneas de datos d+ o d- respecto de tierra
El voltaje es cero voltios o muy bajo
54. Las operaciones de lectura-modificación-escritura…

Proporcionan la dirección una sola vez al comienzo y es considerada
indivisible, lo que es útil entre otras cosas para proteger la memoria compartida del
acceso de otros maestros.
55. Respecto del bus USB ¿Cuál de las siguientes afirmaciones es falsa?
a. La transmisión en USB 3.0 es de tipo full dúplex siendo la velocidad 10 veces superior al
USB 2.0
b. Las longitudes de los cables en USB1.x pueden ser mayores que en USB 2.0 debido a
que trabaja a menor frecuencia
c. Un dispositivo USB 2.0 puede conectarse a un sistema con especificaciones USB 3.0
d. Un sistema USB-on-the-Go se puede comportar como host o dispositivo según la
nomenclatura de la norma USB
56. El bus PCI de 64 bits tiene
a. Líneas de test que siguen el estándar IEEE para procedimientos de test.

b. Parejas de líneas REQ-GNT para permitir la gestión centralizada de múltiples maestros.
c. Líneas de soporte de caché para permitir memorias de caché en el bus asociadas a otro
dispositivo.
d. Líneas de interrupción no compartidas, de tal forma que cada dispositivo puede generar
peticiones a un controlador de interrupciones. e. Todas las anteriores son ciertas.
57. En el bus I2C, el master…

Después de la condición de Start envía un código de dirección de un esclavo
(7 bits de direcc.+ 1 bit de R/W).
58. El bus I2C:

Es un bus serie con dos hilos, síncrono y bidireccional
59. Los comandos para la obtención de los descriptores de un dispositivo USB se

envían:
Haciendo uso de la fase de "setup" de las transferencias de control.
60. ¿Cuál de las siguientes combinaciones de tipos transferencias se permite en el bus

USB 1.0?:
Transferencias de control y de interrupción
61. De la “diferencia de voltaje” entre las líneas D+ y D- de un bus USB para transmitir los
estados de “1” y “0” se puede afirmar que:
a. Es mayor en high speed que en full/low speed

b. En el bus high speed son milivoltios (300-400 mv) y en full/low speed voltios (2.8-
3.6)

lOMoARcPSD|10500244
c. Tanto en high como en full speed el rango es de milivoltios (300-400 mv)

62. Cuando no hay conectado un dispositivo USB al bus y medimos la diferencia de

tensión que hay entre las líneas de datos D+ o D- respecto de tierra podemos afirmar
que: a. La diferencia de voltaje es indefinida (líneas al aire sin conectar)
b. El voltaje es cero voltios o muy bajo
c. El voltaje es alto, o el que corresponde a un "1" lógico, debido a las resistencias de pull-up
de las líneas.
63. Cuando se conecta un dispositivo de alta velocidad a un bus USB 2.0 ¿Cómo le indica
al host que puede funcionar a alta velocidad?
a. Simplemente, desconectando la resistencia de pull-up en la línea D+
b. A través de un paquete de tipo “special”
c. Activando las líneas de datos de una forma determinada y reconociendo un patrón de
estados que le envía el host para luego desconectar la resistencia de pull-up. d.
Todas las anteriores son falsas
64. Respecto de un teclado o ratón compatible USB podemos decir que:

a. Necesita de un puerto USB del tipo full o high speed
b. Normalmente utiliza transferencias de control e interrupción para la conexión al host.
c. No se puede conectar a un bus USB 2.0
65. En relación a la velocidad de transmisión de un bus USB 3.0 podemos afirmar que:
a. La norma establece velocidades de hasta 480 Mbps
b. Alcanza velocidades cercanas a 5 Gbps
c. En el mejor de los casos solo llega a 1 Gbps
66. En relación a la velocidad de transmisión de un bus USB 3.0 podemos afirmar que:
La norma establece velocidades de hasta 60 MBytes/seg
En el USB 2.0: Opción a
66. El host de un bus USB puede colocar las señales D+ y D- a 0 voltios para indicar:
Seleccione una:
Un final de paquete o también un reset dependiendo del estado en el que se encuentre la

transferencia. 67. El bus I2C:
Es un bus serie con dos hilos, síncrono y bidireccional.
a) Líneas de test que siguen el estándar IEEE para procedimientos del test
b) Parejas de líneas REQ-GNT para permitir la gestión centralizada de múltiples maestros
c) Líneas de soporte de cache para permitir memorias cache en el bus asociadas a otro
dispositivo
d) Líneas de interrupción no compartidas, de tal forma que cada dispositivo puede generar
peticiones a un controlador de interrupciones.

lOMoARcPSD|10500244
e) Todas las anteriores son ciertas.
69. En el bus I2C, el esclavo…
a) Es el que continuamente pone las direcciones y los datos en SDA y también el reloj(SCL)
b) Después de la condición de Start envía un código de dirección de un esclavo(8 bits de
dirección + 1 bit de R/W + 1 stop bit)
c) Es el que continuamente pone las direcciones y los datos en SDA pero no el reloj (SCL)
d) Después de la condición de Start envía un código de dirección de un esclavo (7 bits de
direcc. + 1 bit de R/W)
e) Después de la condición de Start envía un código de dirección de un esclavo (8 bits de
direcc. + 1 bit de R/W)
f) Todas las anteriores son falsas.
70. En el bus I2C, el master…
Después de la condición de Start envía un código de dirección de un esclavo (7 bits de

direcc.+ 1 bit de R/W) + un bit de acknowledge.
71. En una operación de transferencia de un bloque de datos:
El primer dato se transmite a/desde la dirección especificada, mientras que el resto de datos
se transfieren a/desde las direcciones siguientes.
72. Las operaciones de lectura-modificación-escritura…
Proporcionan la dirección una sola vez al comienzo y es considerada indivisible, lo que es útil
entre otras cosas para proteger la memoria compartida del acceso de otros maestros.
Debido a los sesgos de reloj (clock skew) los buses no pueden ser muy grandes si son rápidos.
74. Los drivers de bus con salida “open‐ colector”.
Es necesario que tenga una resistencia de “pull‐up” y funciona como un AND‐implícito.
75. Cuando se habla del “bit stuffing” en el bus USB nos estamos refiriendo a:
Una técnica que facilita la sincronización de las señales de reloj (clock) del emisor y receptor
en la transmisión serial de datos.
76. En el proceso de enumeración de un dispositivo en el bus USB ¿cuál de las siguientes

El proceso de enumeración puede utilizar una transferencia isócrona solo si se está

enumerando un dispositivo multimedia.
77. Según el modo de funcionamiento del bus USB, cuando un dispositivo quiere enviar
información al host:
El host consulta periódicamente a los dispositivos por si tienen algo que reportar.

lOMoARcPSD|10500244
78. ¿Cuál de las siguientes transferencias sería la más adecuada para conectar un dispositivo
USB de almacenamiento masivo?
De volumen o “bulk”.
79. ¿Cuál de las siguientes transferencias sería la más adecuada para conectar un dispositivo
Transferencias de control y de interrupción
80. De los tipos de transmisiones y codificación de los datos que se relacionan a

continuación ¿Cuál es la utilizada por el bus USB 1.x/2.0?
Transmisión asíncrona, el envío de un "0" implica un cambio de voltaje en las líneas de

datos
81. Cuando nos referimos a "endpoints" en dispositivos USB, ¿Cuál de las siguientes
Seleccione una:
a. El número del endpoint se codifica con un campo de 5 bits en el paquete de token
b. El número máximo de endpoints es 32 en todos los dispositivos USB independientemente de
su velocidad
c. El número máximo de endpoints es de 32 (16 IN + 16 OUT) en high speed y de 2 en full/low
speed

lOMoARcPSD|10500244
MODULO 3
1. El cristal líquido de una pantalla LCD basa su funcionamiento en:
a) Un material que genera más o menos luz dependiendo de la tensión que se aplique
b) Un material que transmite y cambia la polarización de la luz según el voltaje aplicado
c) Material basado en óxido de indio-estaño (ITO) que oscurece según el voltaje

aplicado
d) Materiales que mantiene estructuras regulares a largo alcance tanto en posición

como en orientación
2. Estableciendo una comparativa entre las tecnologías de bola y óptica en la

construcción de un ratón ¿cuál de las siguientes afirmaciones es falsa?
a) El ratón óptico se adapta mejor que el de bola a cualquier tipo de superficie
b) El ratón de bola es más robusto frente a entornos de más suciedad

c) El ratón óptico puede funcionar en superficies poco reflectantes o negras
d) El ratón óptico proporciona mayor precisión que el de bola
3. Una impresora de chorro de tinta continua:
a) Dispone de cabezales de impresión de tecnología térmica

b) El cabezal lanza un chorro tinta continua a presión elevada generada por una bomba.
c) Dispone de cabezales de impresión de tecnología piezoeléctrica que permite

distancias moderadamente largas entre cabezal y papel
d) Las gotas de tinta son generadas por un sistema ultrasónico y su trayectoria

controlada por un campo electrostático variable.
a) Tiene una capacidad máxima de almacenamiento de 256 caracteres alfanuméricos

b) Tiene capacidad para la detección de errores en base a un dígito de control

lOMoARcPSD|10500244
Para un tamaño dado de símbolo o versión, la capacidad de almacenamiento de

c) datos disminuye a medida que aumenta el nivel de de recuperación de errores frente
a posibles daños en el código de barras.
La capacidad de almacenamiento de datos es independiente del nivel de
d) recuperación de errores dando capacidades de almacenamiento de más de 3000
caracteres en la versión 40 o de símbolo más grande.
a) El símbolo es cuadrado y siempre del mismo tamaño

b) La versión del símbolo depende de la cantidad de información a almacenar y
deldispositivo de impresión del código de barras.
c) En función de la información a almacenar, los puntos que forman cada módulo son
más gruesos o más finos.
d) Todas las anteriores son falsas

6. Cuando hablamos de ratón láser nos estamos refiriendo a:
Seleccione una respuesta.
a) Una tecnología que detecta el movimiento del ratón realizando medidas puntuales
de distancias
b) Un ratón óptico que utiliza una fuente de iluminación basada en láser

c) Una tecnología que es más exigente en cuanto al tipo de superficie sobre la que
desliza el ratón
d) Un ratón que también puede utilizarse como puntero láser

7. Respecto de las diferentes tecnologías de teclado ¿Cuál de las siguientes
a) Los teclados de membrana son más duraderos que los mecánicos

b) Los teclados tipo tijera tienen un recorrido de tecla mayor que los de membrana
c) El teclado mecánico es el de mayor durabilidad medida en millones de pulsaciones
d) Los teclados de tecnología mecánica es la más antigua y barata

8. Cuando comparamos las pantallas táctiles resistivas frente a las
capacitivas, podemos afirmar que: Seleccione una respuesta.
a) Las resistivas son más baratas que las capacitivas y no necesitan calibración

lOMoARcPSD|10500244
b) Las pantallas capacitivas dejan pasar menos luz que las resistivas necesitando
tecnología OLED de iluminación
c) En las capacitivas se puede usar cualquier tipo de estilete siempre y cuando se

presione adecuadamente
d) Las resistivas admiten cualquier tipo de puntero o estilete y necesitan de una

operación de calibrado
9. Cuando hablamos de tinta para impresoras, ¿cuál de las siguientes afirmaciones es

cierta?
Seleccione una respuesta.
a) La mejor tinta es la de base acuosa ya que proporciona estabilidad de los coloresy
libre de olores
b) Para un uso profesional es mejor el uso de tintas de base acuosa pero con
pigmentos en vez de colorantes
c) Las tintas con base de disolventes y pigmentos son las de mejor calidad pero
desprenden olores perjudiciales
d) Todas las anteriores afirmaciones son falsas

10. En las impresoras láser ¿qué papel desempeña el cilindro fotoconductor?
a) Es el dispositivo que con ayuda de calor fija el tóner al papel
b) Es un dispositivo fotoconductor en el que quedan atrapados los electrones cuando

se somete a un proceso de carga y se liberan cuando incide luz láser.
c) Es un cilindro que se carga en los puntos donde incide el láser y donde

posteriormente se adhiere el tóner para luego fijarlo al papel
d) Es la fuente de luz láser de la impresora

11. En relación a las diferentes tecnologías de teclados podemos afirmar que:
a) Los teclados de membrana permiten recorridos de tecla menores que los mecánicos
y, por tanto, duran más.

lOMoARcPSD|10500244
Los teclados mecánicos son los más cómodos, disponiendo de un click audible y
b) proporcionando la mayor precisión y velocidad de tecleado de todas las tecnologías.
c) En el teclado de membrana el usuario normalmente no ejerce mayor presión en
lapulsación que la necesaria
Los teclados con tecnología de tecla tipo tijera son los que proporcionan un mejor
d) rendimiento para el usuario con recorrido de tecla menor que el mecánico y más
duraderos.
- El teclado mecánico es el de mayor durabilidad medida en millones de
pulsaciones
12. En el diseño y funcionamiento de un ratón de bola, la detección y dirección del
movimiento según las coordenadas x-y se realiza mediante:
a) Un codificador óptico angular con dos señales de salida que proporciona un código
Gray cuando se mueve la bola.
b) Dos codificadores, uno por cada coordenada, con una pareja emisor-receptor
deinfrarrojo
c) Dos codificadores, uno por cada coordenada, similares a los del apartado A)
d) Dos bolas, una para cada grado de libertad, que arrastran sendos codificadores del
tipo A).
13. Respecto del funcionamiento de un ratón óptico podemos decir que:
a) Es menos preciso que uno de bola

b) Utiliza una pareja de emisor-receptor LED infrarrojo o visible y detecta transiciones
c) Utilizan un sensor de imagen que toma miles de imágenes por segundo que
sonanalizadas para detectar el movimiento
d) Es menos robusto y de mayor resolución que el ratón de bola

14. El bolígrafo digital con tecnología Anoto es un dispositivo de entrada de datos que:
a) Dispone de una cámara que toma imágenes de lo que se escribe y lo envía al

computador
b) Siempre tiene que estar conectado al computador

lOMoARcPSD|10500244
c) La escritura se almacena como datos vectoriales que se obtienen a partir de

imágenes del patrón de puntos que subyace en el papel donde se escribe.
d) El bolígrafo digital sólo es útil en pizarras electrónicas

15. Una impresora de impacto matricial de líneas:
a) Dispone de varios cabezales y con 5 o 7 agujas por cabezal

b) El mecanismo de impresión es un tambor en la que subyacen los caracteres
girando a alta velocidad
c) El cabezal dispone de tantas agujas como caracteres por línea pueda imprimirse
d) El cabezal no se corresponde con ninguno de los anteriores
16. En las impresoras láser qué papel desempeña el fusor:
a) Es el dispositivo que limpia el cilindro fotoconductor de restos de tóner despuésde

cada copia dejándolo preparado para el próximo ciclo.
b) Carga el dispositivo fotoconductor de electrones

c) Descarga totalmente el dispositivo fotoconductor dejándolo preparado para el
siguiente ciclo
d) Es un dispositivo que a la salida de la impresora fija el tóner al papel por calor y

presión
17. El óxido de indio-estaño (ITO) se utiliza para:
a) Aislar las distintas capas constructivas de una pantalla o display LCD

Es un conductor transparente con el que se construye los electrodos a través de
b) los que se aplica una tensión continua al cristal líquido para controlar su
funcionamiento.
Es un conductor transparente con el que se construye los electrodos a través de
c) los que se aplica una tensión alterna (30-60 Hz) al cristal líquido para controlar su
funcionamiento.
18. El cristal líquido de tipo TN:

lOMoARcPSD|10500244
a) Tiene una estructura en forma de hélice o torcida a 90º cuando el voltaje aplicado
es nulo
b) Es una estructura en forma de espiral con ángulos de torsión entre 180º y 270º
c) Es capaz de transmitir la luz y oscurecerse cuando se le aplica un voltaje
19. Dado el siguiente código de barras de 13 dígitos EAN-13 750105453010x ¿cuál será
el valor del dígito de control “x”?
a) 5
b) 9
c) 7 D) 2
20. En el funcionamiento de una tableta gráfica pasiva de inducción electromagnética:
a) El puntero dispone de un circuito alimentado por batería que inyecta una señal en
un punto de la matriz de filas y columnas subyacentes.
b) Las filas y columnas subyacentes en la tableta alternan ciclos de emisión y

recepción de señales siendo el puntero un dispositivo que bloquea la señal en el
punto donde éste se encuentre.
c) El circuito del puntero se carga en el ciclo de emisión de la matriz y luego deposita
la carga en el ciclo de recepción de la matriz detectándose la fila y
columna donde se encuentra el puntero.
21. ¿Qué información de los siguientes apartados no puede obtenerse a partir de un
código de barras EAN-13 que aparezca en un producto?
a) La referencia del producto dada por el fabricante

b) Información para la detección de errores en el código impreso
c) El país donde ha sido fabricado el producto

d) El código de empresa que comercializa el producto
22. Cuál de los siguientes componentes no sería necesario en ratón óptico estándar:
a) Sensor de imagen CMOS

b) Codificador óptico con salida en código Gray
c) Un procesador digital de señal (DSP)

d) Lente

lOMoARcPSD|10500244
23. En el diseño y funcionamiento de un ratón de bola, la detección y dirección del

movimiento según las coordenadas x-y se realiza mediante:
Dos codificaciones, una para cada coordenada, donde cada codificador genera una onda
cuadrada en desfase de 90º con el otro codificador.
24. Respecto a las diferentes tecnologías del teclado ¿cuál de las siguientes
Los teclados tipos tijera tienen un recorrido de tecla mayor que los mecánicos y generan
una señal audible al pulsar.
25. En la relación a los teclados del tipo “dome switch” podemos afirmar que:
Es una tecnología híbrida entre el teclado de membrana y el mecánico.

26. En el diseño de una pantalla táctil resistiva las posiciones de los “toques” o
contactos se detectan por:
Midiendo el voltaje entre la membrana conductora común y cada eje de filas o

columnas alternativamente.
27. Cuando oímos hablar de puntos o toques falsos (ghostpoints) en pantallas táctiles
se estarán refiriendo a:
Falsas detecciones de toques que se producen en las pantallas de tecnologías

“selfcapacitance”.
28. De las tecnologías capacitivas self-capacitance y mutual-capacitance podemos
afirmar que:
La tecnología self- capacitance sólo detecta cambios de capacidad en sus electrodos

individuales(filas y/o columnas) frente a la mutual- capacitance que requiere de
operaciones de excitación de las filas y detección de cambios de capacidad en las
columnas.
29. En la generación de código de barra “QR-code” podemos afirmar que:
El área de impresión que ocupa depende de la impresora y de la versión del símbolo.

30. En relación a la tecnología láser de impresión ¿cuál de las siguientes afirmaciones
es cierta?
El cilindro fotoconductor solo se carga en la zona próxima al corotrón.

31. Las cintas magnéticas para copias de seguridad de grabación helicoidal: cinta
magnética-acceso secuencial.

lOMoARcPSD|10500244
Usan cabezas múltiples sobre un soporte rotatorio(drum).

32. El cristal líquido STN:
Es una estructura con ángulo de torsión entre 180º y 270º.

33. Respecto al cristal líquido de tipo TN podemos afirmar que:
Es de bajo coste y los tiempos de respuesta disminuyen con el aumento de la

temperatura.
34. La detección y dirección del movimiento según las coordenadas x-y en un ratón de
bola se realiza mediante.
Un total de 4 conjuntos de emisor-receptor de luz infrarroja.

35. Respecto del funcionamiento de un ratón óptico de última generaciónpodemos
decir que:
Utilizan un procesador de señal para procesar a alta velocidad las

Imágenes obtenidas por el sensor de imagen.
36. ¿Cuál de los siguientes componentes no sería necesario en un ratón de bola?
Un procesador digital de señal (DSP).

37. Cuando comparamos la tecnología de un ratón láser respecto de un ratón óptico
infrarrojo podemos afirmar que:
Es una tecnología muy exigente que exige superficies con buena reflexión para un
correcto funcionamiento.
38. En un teclado del tipo “reedswitch” la tecnología de la tecla se basa en:
Un bimetálico en el interior de una ampolla que cierra o abre con un campo magnético.
39. En un teclado con tecnología de tecla “efecto hall” la detección de la pulsación se
basa en:
La detección del cambio de flujo magnético por un material semiconductor.

40. Para iniciar una nueva impresión en una impresora láser será necesario:
c)Una fuente de luz lineal(barra) se encarga de descargar totalmente la zona que recibe
la luz en el giro del cilindro fotoconductor.
41. Un display de 7 segmentos de cristal líquido de un digito podría estar formado por
varias capas superpuestas en orden, tal como:

lOMoARcPSD|10500244
Espejo, filtro polarizador, electrodo común, LCD, segmentos, filtro polarizador,cristal

protector.
42. Las diferencias técnicas de “backlit” e iluminación trasera persiguen: Controlar la

fuente de luz en función de las imágenes a visualizar para conseguir mayores
contrastes y calidad de visualización.
43. En el bus I2C, el master:

Después de la condición de Start envía un código de dirección de un esclavo(7
bits de dir + 1 bit R/W)
44. El bus I2C:

Es un bus serie con dos hilos, síncrono y bidireccional
45. Un código de barras unidimensional del tipo ean-13 codifica los diferentes
dígitos como:
Una secuencia de barras de distintos grosores dando lugar a códigos de
barras de distintos tamaños en función de los dígitos a representar
46. Ordena los distintos tipos de teclado de menor recorrido de tecla a mayor
recorrido:
Tijeras- membranas- mecánicos.
47. Ordena los distintos tipos de teclado del más barato al más caro: Membrana-
tijera- mecánico.
48. En los teclados de membrana:

- si hablamos de flat-panel: construido en 3 capas, recorrido minimo.
- si hablamos de full-travel: más común en teclados para computadores.
-resistentes a la suciedad, líquidos, por tanto son perfectos para trabajar en industrias.
49. ordena los distintos tipos de teclado de menos a más duraderos en base a las
pulsaciones:
Membrana- tijera- mecánico.
50. Pantallas táctiles, tecnología capacitiva: desventajas y ventajas.Ventajas.
Mayor duración que las resistivas y mejor rendimiento.
Desventajas.
Más complejas mayor coste.
51. El bolígrafo digital con tecnología Anoto es un dispositivo de entrada de datos
que: Necesita un papel impreso con un fino patrón de puntos impreso de fondo que al
ojo humano se expone como una leve sombra de gris claro.
Información adicional:
• Numerosos y pequeños puntos negros (100) micrómetros) distribuidos como un
patrón y con un espaciado de 0,3 mm que puede ser leído por el lápiz digital.
• El patrón especifica la posición exacta del bolígrafo.

lOMoARcPSD|10500244
MÓDULO 4
1. En un sistema de almacenamiento “RAID 5, una escritura “corta”...”:
Conlleva dos lecturas y dos escrituras físicas sobre dos de los discos, por lo que
podrían hacer concurrentemente dos escrituras sobre distintos “stripes”

Utilizan una o más cabezas móviles para poder posicionarse sobre las distintas
pistas (tracks)

El MTTF depende en gran medida de la calidad y la tecnología de fabricación y del
correcto uso, mientras que el MTTR depende también de los criterios de explotación
4. El dominio magnético transversal (“perpendicular”):

a. Es creado por las cabezas GMR (Gigant Magneto-Resistence)
b. Es creado por las cabezas MR (Magneto-Resistence)
c. Es creado por las cabezas TMR (Tunnel Magneto-Resistence)
d. Todas las otras son falsas
e. Es creado por las cabezas CMR (Colosal Magneto-Resistence)

Es el campo magnético que se conserva después de haberle aplicado un campo
magnético externo lo suficientemente intenso para saturarlo y suprimirlo
6. La “Regla” del “número de nueves”... Es una regla práctica para referirnos a la

disponibilidad (“Availability”) de un sistema o servicio.
7. El principio físico en el que se basa las cabezas MR (Magneto-Resistivas): Se

fundamenta en la interacción spin-orbita, debido a que el campo magnético reorienta las
orbitas, variando los procesos de dispersión y provocando cambios en resistencia
8. Para mejorar la Disponibilidad (“Availability”)...: Podemos aumentar el MTTF

(“Tiempo Medio para Fallar”) y/o reducir el MTTR
(“Tiempo Medio de Reparación”)

Utilizan una o más cabezas móviles para poder posicionarse sobre las distintas
pistas (tracks)
10. Las cabezas magnéticas de grabación perpendicular (“perpendicular recording”)...:

Graban sobre un medio magnético compuesto de una capa superior creada a base
de gránulos magnéticos orientados y una capa inferior que facilita la circulación horizontal
del flujo magnético

Se utiliza grabación mediante dominio magnético transversal y lectura mediante
sensor GMR.

Es un componente fundamental de los discos ya que mantiene las cabezas de
lectura y escritura “flotando” sobre la superficie a una distancia precisa.
13. Las mejoras en la codificación de la señal (por ejemplo: RZ, NRZ, NRZI, FM, MFM,…):

lOMoARcPSD|10500244
Han permitido tiempos de accesos más veloces y mejorar la capacidad de

almacenamiento de una unidad con respecto al sistema más antiguo, usando el mismo
medio y cabezas de lectura y de escritura.

Consiguen una mayor densidad de información, pero son más frágiles, siendo una
tecnología “heredada” del audio digital y del vídeo analógico.
15. La coercitividad magnética…:

Es conseguir eliminar o neutralizar de forma permanente e campo magnético
remanente presente en un material magnético mediante la aplicación de un campo
magnético externo inverso y de magnitud adecuada
16. Se utiliza grabación mediante dominio magnéticos transversales y lectura mediante

sensor GMR
Se utilizan cabezales “thin film inductive read/write” (más ligeros) que permiten
crear y leer los dominios magnéticos transversales
17. Las cintas magnéticas para copia de seguridad de grabación helicoidal: cinta
magnética-acceso secuencial:
Usan cabezas múltiples sobre un soporte rotatorio (drum)
18. En un sistema de almacenamiento “RAID 4, una doble escritura “corta”...”:

a. Obliga a leer el “stripe” completo para recalcular la paridad y posteriormente hacer
una escritura del dato
b. Es más eficiente que el RAID 5 porque utiliza un disco menos, no se complica la gestión de
la paridad.
c. Es más seguro y robusto que el RAID 5 porque utiliza un disco menos por lo que mejora el
MTTF
d. Como cada una conlleva dos lecturas y dos escrituras físicas sobre dos de los discos, sería
posible hacer concurrentemente las dos escrituras sobre los cuatro discos existentes. e.
No es posible realizarla de forma concurrente
19. Las cintas magnéticas para copia de seguridad de bobina abierta ("reel-to-reel"):
a. Es la tecnología más robusta, pero de menor densidad de información, siendo una
tecnología "heredada" del audio analógico.
b. Consiguen mayor densidad, pero son más frágiles, siendo una tecnología "heredada" del
audio digital y del vídeo analógico.
c. Pueden ser unidireccionales de cabezal único o bidireccional con cabezal doble.
d. Solo se usaron en los primeros computadores en la década de los 50 y 60, y en la década
de los 70 desaparecieron, ya que fueron sustituidas por las de grabación helicoidal. e.
Todas las otras son falsas.
20. La “Redundancia” en el almacenamiento en los sistemas RAID:

Permite mejorar la disponibilidad (“Availability”) pero a costa de sacrificar algo de la
capacidad y ancho de banda máximo existente.
21. La ley de Faraday:

- Establece que la corriente inducida en un circuito para saturarlo y luego haberlo
suprimido.
- Establece que la corriente inducida en un circuito es directamente proporcional a la
rapidez con que cambia el flujo magnético que lo atraviesa.
22. La velocidad de rotación del disco duro:

Está relacionada inversamente con la latencia media de acceso a los sectores

lOMoARcPSD|10500244
a. Es un componente que se introdujo en los discos que usan brazos axiales rotatorios.
b. Es un componente fundamental de los discos que está construido de un material resistente al
desgaste por rozamiento, que asegura la duración en el tiempo y que mantiene las cabezas de lectura y
escritura en contacto con la superficie magnética.
d. Es un componente fundamental de los discos ya que mantiene las cabezas de lectura y escritura
“flotando” sobre la superficie a una distancia precisa.
e. Es un componente que se introdujo en los discos que usan brazos de movimiento tangencial, y se
siguen manteniendo por compatibilidad.
2. El domino magnético transversal (“perpendicular”):

a. Es creado por las cabezas TMR (Tunnel Magneto-Resistence).
b. Es creado por las cabezas MR (Magneto-Resistence).
d. Es creado por las cabezas CMR (Colosal Magneto-Resistence).
e. Es creado por las cabezas GMR (Gigant Magneto-Resistence).
3. El principio físico en el que se basa las cabezas MR (Magneto-Resistivas):

a. Todas las otras son falsas
b. Se fundamenta en la interacción spin-orbita, debido a que el campo magnético reorienta las órbitas,
variando los procesos de dispersión y provocando cambios en resistencia.
c. Se fundamenta en la ordenación de todos los momentos magnéticos de una muestra en la misma
dirección y sentido.
d. Ha condicionado la aparición de nuevas técnicas de codificación de la información en los discos
magnéticos.
e. Se fundamenta en que la corriente inducida en un circuito es directamente proporcional a la rapidez
con que varía el flujo magnético que lo atraviesa.
4. En un sistema de almacenamiento “RAID 5, una escritura “corta”…”:

a. Implica una operación física de lectura de la paridad antigua y dos de escritura (el dato y la paridad
nueva).
b. Es más seguro y robusto que el RAID 4 porque utiliza un disco adicional con mayor redundancia.
c. Conlleva dos lecturas y dos escrituras físicas sobre dos de los discos, por lo que se podrían hacer
concurrentemente dos escrituras sobre distintos “stripes”.
e. Obliga a leer el “stripe” completo para recalcular la paridad y posteriormente hacer una escritura del
dato.
f. es menos eficiente que en el RAID 4 porque al utilizar un disco más se complica la gestión de la
paridad, pero luego la lectura es mucho más rápida.

a. Es conseguir eliminar o neutralizar de forma permanente el campo magnético presente en un
material.
b. Depende del material, y cuanto más elevada sea, mejores serán las características de las cabezas de
grabación que podremos construir con ese material.
c. Es la propiedad que deben tener las cabezas de grabación y el medio magnético en el que se graba la
información.
d. Es el campo magnético que conserva después de haberle aplicado un campo magnético externo lo
suficientemente intenso para saturarlo y suprimirlo.

lOMoARcPSD|10500244

a. Todas las otras son falsas.
b. Pueden ser unidireccionales de cabezal único o bidireccionales con cabezal doble.
c. Es la tecnología que más ha durado en el tiempo por compatibilidad, a pesar de no ser la que mejores
características ofrece en densidad de información. Sí ofrece gran densidad de información.
d. Consiguen una mayor densidad de información, pero son más frágiles, siendo una tecnología
“heredada” del audio digital y del vídeo analógico.
e. Es la tecnología más robusta, pero de menor densidad de información, siendo una tecnología
“heredada” del audio analógico. De mayor densidad pero más frágil.

a. Son las que mayor densidad de información consiguen.
b. Utilizan una o más cabezas móviles para poder posicionarse sobre las distintas pistas (tracks).
c. Usan cabezas múltiples sobre un soporte rotatorio (drum).
d. Han tenido mucho éxito debido a que han sido las más rápidas en velocidad de grabación.
8. Las mejoras en la codificación de la señal (por ejemplo: RZ, NRZ, NRZI, FM, MFM, … etc.):
a. Se introdujeron para los sistemas que utilizaban dominios magnéticos longitudinales pero no son
necesarias en la grabación mediante dominio magnéticos trasversales y lectura mediante sensor GMR.
b. Se han ido introduciendo obligadas por las mejoras en la tecnología de las cabezas de grabación en
primer lugar, y posteriormente por la aparición de las cabezas de lectura mediante sensor MR y GMR.
d. Han permitido tiempos de accesos más veloces y mejorar la capacidad de almacenamiento de una
unidad con respecto al sistema más antiguo, usando el mismo medio y cabezas de lectura y de escritura.
e. Son técnicas estándar de compresión de información aplicada a los medios magnéticos para mejorar
el aprovechamiento del espacio.

a. Se utiliza grabación mediante dominio magnéticos trasversales y lectura mediante sensor GMR.
b. Se utilizan cabezales “thin film inductive read/write” (más ligeros) que permiten crear y leer los
dominios magnéticos transversales.
d. Se utiliza grabación mediante dominio magnéticos trasversales combinado con pistas helicoidales y
lectura mediante sensor GMR.
e. Se utilizan cabezales únicos lectura y escritura de MnFe (más ligeros) que permiten crear y leer los
dominios magnéticos transversales.

a. Afectan ambos de forma directa a la disponibilidad (availability), que es el factor que más nos
interesa, desde el
punto de vista de explotación.
b. Un valor mejor de MTTF hace que el MTTR mejore.
d. El MTTF depende en gran medida de la calidad y la tecnología de fabricación y del correcto uso,
mientras que el MTTR depende también de los criterios de explotación.
e. Son valores relacionados y dependientes entre sí y que están directamente condicionados por el coste
de fabricación.

lOMoARcPSD|10500244
11. Si para calcular el rendimiento de un computador en aritmética de punto flotante se ejecuta un

“benchmark” formado por 10 programas diferentes entonces la mejor forma de combinar los MFLOPS
de cada programa:
a) Utilizar la media aritmética de los MFLOPS de cada programa.
b) La mejor forma es utilizar la media geométrica.
c) Es más fiable y apropiado utilizar la media armónica.
d) Ninguno de los anteriores.
12. Si comparamos dos procesadores con cauces de 5 y 10 etapas, podemos afirmar que en condiciones
ideales de diseño y sin riesgos:
a) El tiempo de respuesta del cauce de 10 etapas es menor que el de 5 etapas.
b) El número de etapas no influye en el tiempo de respuesta.
c) El cauce de 10 etapas tiene un mayor índice de productividad.
d) La productividad tiende a empeorar en los cauces de más etapas.
e) Todas las anteriores son falsas.
13. La técnica de pipeline gating en un procesador se utiliza para:

a) Reducir la potencia estática consumida por el procesador cuando así lo decida el mecanismo de
ahorro energético implementado en el procesador.
b) Disminuir la frecuencia de funcionamiento del procesador cuando la carga de trabajo sea baja.
c) Controlar el nivel de ejecución de instrucciones de forma especulativa en base a un estimador de
confianza y ahorrar consumo de energía.
d) Es una técnica consiste en bloquear la señal de reloj a determinadas zonas del procesador para
reducir el consumo de potencia.
14. En la fórmula clásica del tiempo de ejecución de un programa ¿qué influencia tiene la tecnología del
compilador?
a) El compilador no influye en el tiempo de ejecución de un programa.
b) Tiene influencia ya que dependiendo de la complejidad de las instrucciones cambiará el tiempo de
ciclo para acomodarse a las instrucciones más complejas.
c) El compilador afecta tanto al recuento de instrucciones como al CPI medio del programa en función
de la complejidad de las instrucciones que genere.
15. En la comparativa de dos procesadores donde el consumo de potencia sea un aspecto significativo,
el mejor procesador será:
a) El que presente un menor consumo de potencia dinámica.
b) El que tenga la mejor relación: Tiempo_ejecución X consumo de potencia
c) El que menos tiempo tarde en ejecutar la aplicación del usuario.
d) Ninguna de las anteriores son buenas medidas para tomar una decisión.
16. En relación al uso de los MIPS como métrica de rendimiento de un computador, podemos afirmar
que:
a) Es una medida válida y fiable si se utiliza para comparar máquinas con una misma arquitectura.
b) Es una válida para comparar máquinas que usen el mismo compilador.
c) En general es poco fiable por lo que no se debe utilizar para medir el rendimiento de un computador.

lOMoARcPSD|10500244
17. Cuando hablamos de SPECint2000, hacemos referencia a:

a) Programas SPEC de enteros, compilados con opciones para destacar la tecnología del compilador.
b) Programas SPEC de enteros, compilados sin opciones avanzadas de optimización.
c) Programas SPEC de enteros en los que se ha mejorado la programación de alguna parte de los
programas.
18. En un sistema de almacenamiento "RAID 4, una doble escritura "corta"...":

a) Obliga a leer el "stripe" completo para recalcular la paridad y posteriormente hacer una escritura
del dato.
b) Es más eficiente que en el RAID 5 porque al utilizar un disco menos, no se complica la gestión de
la paridad.
c) Es más seguro y robusto que el RAID 5 porque utiliza un disco menos por lo que mejora el MTTF.
d) Como cada una conlleva dos lecturas y dos escrituras físicas sobre dos de los discos, sería posible
hacer concurrentemente las dos escrituras sobre los cuatro discos existentes.
e) No es posible realizarla de forma concurrente.
19. Las cintas magnéticas para copia de seguridad de bobina abierta ("reel-to-reel"):
a) Es la tecnología más robusta, pero de menor densidad de información, siendo una tecnología
"heredada" del audio analógico.
b) Consiguen mayor densidad, pero son más frágiles, siendo una tecnología "heredada" del audio digital
y del vídeo analógico.
c) Pueden ser unidireccionales de cabezal único o bidireccionales con cabezal doble.
d) Solo se usaron en los primeros computadores en la década de los 50 y 60, y en la década
de los 70 desaparecieron, ya que fueron sustituidas por las de grabación helicoidal.
20. La coercitividad magnética:

a) Es la propiedad que deben tener las cabezas de grabación y el medio magnético en el que se graba
la información.
b) Es conseguir eliminar o neutralizar de forma permanente el campo magnético remanente presente
en un material magnético mediante la aplicación de un campo magnético externo inverso y de
magnitud adecuada.
c) Es el campo magnético que conserva después de haberle aplicado un campo magnético externo lo
suficientemente intenso para saturarlo y luego haberlo suprimido.
d) Es el campo magnético que conserva después de haberle aplicado un campo magnético
externo los suficientemente intenso para saturarlo en un sentido y luego en el puesto y
finalmente haberlo suprimido.
e) Depende del material, y cuanto más elevada sea, mejores serán las características de las cabezas de
grabación que podremos construir con ese material.
21. Las cintas magnéticas para copia de seguridad de grabación helicoidal: cinta magnética-acceso
secuencial:
a. Usan cabezas múltiples sobre un soporte rotatorio (drum).
22. En relación con los MIPS, ¿Cuál de las siguientes afirmaciones es verdadera?
a. En general, los MIPS pueden variar dentro de un mismo computador por lo que no es una métrica
recomendable.

lOMoARcPSD|10500244
Examen Módulo 4
1. Para mejorar la Disponibilidad (“Availability”):
a) Solo podemos conseguirlo reduciendo el MTTF (“Tiempo Medio entre Fallos”).
b) Podemos reducir el MTTF (“Tiempo Medio entre Fallos”) y/o reducir el MTTR (“Tiempo Medio de
Reparación”).
c) Podemos aumentar el MTTF (“Tiempo Medio entre Fallos”) y/o aumentar el MTTR (“Tiempo Medio de
Reparación”).
d) Solo podemos conseguirlo reduciendo el MTTR (“Tiempo Medio de Reparación”).
e) Podemos aumentar el MTTF (“Tiempo Medio entre Fallos”) y/o reducir el MTTR (“Tiempo Medio de
Reparación”).
2. La “regla” del “número de nueves”:

a) Es una regla práctica para referirnos al MTTF (“Tiempo Medio entre Fallos”) de un componente o un
sistema.
b) Es una regla práctica para referirnos al MTTR (“Tiempo Medio de Reparación”) de un componente o
un sistema.
c) Es una regla práctica para referirnos a la disponibilidad (“Availability”) de un sistema o servicio.
d) Es una regla práctica para referirnos al MTTR (“Tiempo Medio de Reparación”) + MTTR (“Tiempo
Medio de Reparación”) de un componente o incluso un sistema.
e) Todas las otras son falsas. MTTF / (MTTF+MTTR).
3. La “Redundancia” en el almacenamiento en los sistemas RAID:

a) Permite mejorar la disponibilidad (“Availability”) pero a costa de sacrificar algo de la capacidad y
ancho de banda máximo existente.
b) Permite mejorar la disponibilidad (“Availability”) y a la vez utilizar la capacidad y ancho de banda
máximo existente.
c) Permite mejorar la disponibilidad (“Availability”) y utilizar la máxima capacidad existente, pero hay
que sacrificar una parte del ancho de banda máximo potencial.
d) Permite mejorar la disponibilidad (“Availability”) y utilizar ancho de banda máximo, pero hay que
sacrificar una parte de la capacidad total existente.
4. En relación al CPI de un programa, sin tener en cuenta los efectos del sistema de memoria, diremos
que:
a) Depende únicamente del tipo de instrucciones que genere el compilador.
b) En el CPI influye, además del compilador, la estructura y la arquitectura del procesador.
c) Sólo depende de la tecnología y de la frecuencia a la que pueda funcionar el procesador.
5. Si se utilizara como medida de rendimiento de una determinada máquina X los MIPS relativos y este
tuviera un valor de 4 MIPS, entonces diríamos que:
a) La máquina X ejecuta 4 millones de instrucciones nativas (de su repertorio de instrucciones) por
segundo.
b) La máquina X es 4 veces más rápida si la máquina de referencia es de 1 MIPS.
c) La máquina X es 4 veces más rápida que la máquina de referencia independientemente de los MIPS
que tenga la máquina de referencia.

lOMoARcPSD|10500244
6. La Ley de Faraday:
a) Es el principio físico en el que se basa el funcionamiento de las cabezas de lectura MR y GMR.
b) Es la que explica cómo conseguir eliminar o neutralizar de forma permanente el campo magnética
remanente presente en un material magnético mediante la aplicación de un campo magnético externo
inverso y de magnitud adecuada.
c) Establece que el aumento de rendimiento al introducir una determinada mejora está limitado por la
fracción de tiempo que se utiliza la característica mejorada.
d) Vale para calcular el campo magnético que conserva un material después de haberle aplicado un
campo magnético externo lo suficientemente intenso para saturarlo y luego haberlo suprimo.
e) Establece que la corriente inducida en un circuito es directamente proporcional a la rapidez con que
cambia el flujo magnético que lo atraviesa.
f) Tiene como una de sus conclusiones que se debe acelerar en caso común.
g) Todas las otras son falsas.
7. La velocidad de rotación del disco duro:

a) Está relacionada directamente con la latencia media de acceso a los sectores.
b) Está relacionada inversamente con la latencia media de acceso a los sectores.
c) Está relacionada directamente con la velocidad de transferencia pero no con la latencia media de
acceso a los sectores.
d) Está relacionado directamente con el tiempo de posicionamiento medio de la cabeza sobre la pista.
e) Está relacionada inversamente con el tiempo de posicionamiento medio de la cabeza sobre la pista.
8. Las cabezas magnéticas de grabación perpendicular (“perpendicular recording”):

a) Graban sobre un médico magnético compuesto de una capa superior creada a base de gránulos
magnéticos orientados y una capa inferior que facilita la circulación horizotal del flujo magnético.
b) Graban sobre un medio magnético óxido de hierro.
c) Han necesitado desde su creación calentar el medio magnético para posibilitar y estabilizar la
escritura.
d) Graban sobre un medio magnético AFC (“Anti-Ferromagnetic Coupled media”) creado por dos capas
de material magnético (CoPtCrB) separadas por una finísima capa intermedia (Rutenino).
e) Tienen que estar asociadas necesariamente a cabezas de lectura de “efeto túnel” MJT (“Magnetic
Tunnel Junction”).
9. Los programas SPEC son programas de prueba que utilizan para:

a) Evaluar el rendimiento global de un sistema computador.
b) Comparar las capacidades gráficas y/o multimedia de los procesadores
c) Evaluar el rendimiento del procesador, memoria y compilador.
d) Medir el rendimiento de la entrada-salida especialmente cuando hay fallos de página en la ejecución
de los programas.
10. El cálculo de los SPECfp2000 de un determinado computador se realiza ejecutando todos los
programas de coma flotante y anotando los tiempos de ejecución para luego obtener los SPEC del
computador como:
a) La media aritmética de los tiempos de ejecución obtenidos.
b) La media geométrica de los tiempos de ejecución obtenidos.
c) La media armónica de los tiempos de ejecución obtenidos.

lOMoARcPSD|10500244
d) La media geométrica de los tiempos de ejecución normalizados a la máquina base.

11. Cuando de un computador se nos dice que tiene 1010 SPECint2000 entenderíamos que:
a) Que tarda 1010 segundos en ejecutar la batería de programas enteros.
b) Que el computador es 1010 veces más rápido que la máquina base de los SPEC2000.
c) Que el computador es 10,10 veces más rápido que la máquina base de los SPEC2000.
12. Parte de la potencia disipada por un chip se debe a la potencia estática que depende de:
a) La mayor frecuencia de funcionamiento de los chips.
b) El mayor número de transistores en un chip y a las corrientes de fuga de los mismos.
c) Al voltaje más pequeño utilizado en los diseños.
13. Las técnicas de clock-gating y pipeline-gating se utilizan para:

a) Mejorar y/o aumentar la frecuencia de funcionamiento de los chips.
b) Aumentr la densidad de integración aunque con mayores niveles de disipación de potencia.
c) Reducir la disipación de potencia dinámica del chip.
d) Reducir la disipación de potencia estática del chip.
14. En 1956 IBM presentó el primer sistema de disco magnético, el 305 RAMAC (Random Access Method
of Accounting and Control). Podía guardar 5 megabytes de datos y con un costo de 10.000 dólares por
Megabyte. Si suponemos que un disco actual de 1 TeraByte cuesta 100$, (atendiendo solo al precio de
compra) podemos afirmar que el coste del almacenamiento en disco se ha dividido por:
a) 1.000
b) 10.000
c) 100.000
d) 1.000.000
e) 10.000.000
f) 100.000.000
g) 1.000.000.000
h) Todas las otras son falsas.
Autoevaluaciones módulos 4 y 5
1) En la comparativa de dos procesadores donde el consumo de potencia sea un aspecto

significativo, el mejor procesador será:
a. El que presente menor consumo de potencia dinámica.
b. El que tenga el mejor factor de eficiencia energética.
c. El que tenga la mejor relación: Tiempo_ejecución x consumo de potencia.
d. El que menos tiempo tarde en ejecutar la aplicación del usuario.
e. Ninguna de las anteriores son buenas medidas para tomar una decisión.
2) Se utiliza grabación mediante dominios magnéticos transversales y lectura mediate sensor

GMR.
a. Se utilizan cabezales únicos lectura y escritura de MnFe (más ligeros) que permiten
crear y leer los dominios magnéticos transversales.

lOMoARcPSD|10500244
b. Se utilizan cabezales “thin film inductive read/write” (más ligeros) que permiten crear y
leer los dominios magnéticos transversales.
c. Todas las anteriores son falsas
3) La “Regla” del “número de nueves”:

a. Es una regla práctica para referirnos al MTTF (“Tiempo Medio para Fallar”) de un
componente o un sistema.
b. Es una regla práctica para referirnos al MTTR(“Tiempo Medio de Reparación”) de un
componente o sistema
c. Es una regla prática para referirnos a la disponibilidad (“Availability”) de un sistema o
servicio.
d. Es una regla práctica para referirnos al MTTF (“Tiempo Medio para Fallar”) + MTTR
(“Tiempo Medio de Reparación”) de un componente o incluso un sistema.
4) Si comparamos dos procesadores con cauces de 5 y 10 etapas, podemos afirmar que en

condiciones ideales y sin riesgos:
a. El tiempo de respuesta del cauce de un 10 etapas es menor que el de 5 etapas.
b. El número de etapas no influye en el tiempo de respuesta.
c. La productividad será mayor en el cauce de 10 etapas y por tanto tendrá un mejor
rendimiento.
d. La productividad tiende a empeorar en los cauces de más etapas.
5) Para mejorar la Disponibilidad (“Availability”):

a. Solo podemos conseguirlo reduciendo el MTTF (“Tiempo Medio para Fallar”).
b. Podemos reducir el MTTF (“Tiempo Medio para Fallar”) y/o reducir el MTTR (“Tiempo
Medio de Reparación”).
c. Podemos aumentar el MTTF(“Tiempo Medio para Fallar”) y/o aumentar el MTTR
(“Tiempo Medio de Reparación”).
d. Solo podemos conseguirlo reduciendo el MTTR (“Tiempo Medio de Reparación”).
e. Podemos aumentar el MTTF (“Tiempo Medio para Fallar”) y/o reducir el MTTR (“Tiempo
Medio de Reparación”).
f. Todas las anteriores.
6) Las cabezas magnéticas de grabación perpendicular (“perpendicular recording”):

a. Graban sobre un medio magnético compuesto de una capa superior creada a base de
gránulos magnéticos orientados y una capa inferior que facilita la circulación
horizontal de flujo magnético.
b. Graban sobre un medio magnético de óxido de hierro.
c. Han necesitado desde su creación calentar el medio magnético para posibilitar y
estabilizar la escritura.
d. Graban sobre un medio magnético AFC (“Anti-Ferromagnetic Coupled media”) creado
por dos capas de material magnético (CoPtCrB) separadas por una finísima capa
intermedia (Rutenio).
e. Tienen que estar asociadas necesariamente a cabezas de lectura de “efecto túnel” MJT
(“Magnetic Tunnel Junction”).

lOMoARcPSD|10500244
¿Cuál de los siguientes apartados está más relacionado con las técnicas de transferencias
de datos?
a. Transferencias por interrupciones
b. La tabla de vectores de interrupción
c. Transferencias en modo ráfaga
d. Ninguno
En la fórmula del tiempo de CPU ( T = N x CPI x Tck) ¿De qué factor de los que se muestra a
continuación NO depende el CPI?
a. Tecnología
b. Compilador
c. Arquitectura o repertorio de
instrucciones
d. Estructura o implementación del
procesador
¿Qué factor de diseño de los que se cita a continuación es más característico de la
entrada/salida de un computador?
a. Rendimiento
b. Escalabilidad
c. Bajo coste
d. Consumo energético
Para habilitar las interrupciones hardware de nivel 3 (niveles 0... 5) en un sistema
computador basado en el procesador MIPS-32 deberemos:
a. Escribir un 0x0401 en el registro de "estado"
b. Escribir un 0x4001 en el registro de "estado"
c. Escribir un 0xF801 en el registro de "causa"
d. Escribir un 0x2001 en el registro de "estado"
Si en la programación de un sistema de interrupciones basado en el controlador i8259
enviamos el byte 11001000 como palabra ICW3 a un controlador, podremos afirmar que:
a. Estamos diseñando un sistema de interrupciones de hasta 24 niveles de
interrupción.
b. Estamos programando la utilización del vector 0xC8 para la línea IRQ0.
c. Estamos diseñando un sistema de interrupciones para el microP 8085
Cuando se quiere evaluar el rendimiento de un computador destinado a la gestión de
operaciones bancarias o grandes almacenes on-line, una buena medida sería:
a. MFLOPS
b. SPEC2006FP_base
c. MIPS
d. TPMC
El sistema operativo (SO) juega un papel muy importante en los sistemas de entrada
salida de los computadores, en base a ello ¿cuál de las siguientes afirmaciones es falsa?
a. El SO proporciona acceso equitativo a los recursos compartidos
b. El procesador ofrece un repertorio de instrucciones más amplio para el SO.
c. El SO establece mecanismos de protección para el acceso a recursos compartidos
d. Las excepciones o interrupciones son tratadas por el SO estando el procesador en
modo usuario.

lOMoARcPSD|10500244
En la gestión de interrupciones/excepciones por el procesador MIPS-32 ¿Cuál de las

a. En el BadVAddr se guarda la dirección de referencia a memoria
b. El registro de estado es modificado
c. En el registro de estado cambia el bit l (EXL)
d. El registro de estado no sufre modificaciones solo el EPC
Si al ejecutar unos programas de prueba (benchmarks) se tienen los tiempos de ejecución
normalizados de cada uno de los programas respecto de una máquina de referencia,
entonces la mejor medida resumen de todo ellos se obtendría a partir de:
a. Media aritmética de los tiempos normalizados
b. Media armónica de los tiempos normalizados
c. Media geométrica de los tiempos normalizados
d. Media aritmética ponderada según el número de veces que se ejecute cada
programa
Cuando un sistema computador aumenta su productividad (aplicando alguna mejora)
entonces podemos decir que:
a. El usuario siempre tardará menos en ejecutar sus programas ya que disminuye el
tiempo de respuesta.
b. El usuario no notará la mejora de productividad ya que sus programas tardan lo
mismo en ejecutarse solo es una mejora a nivel de sistema.
c. El tiempo de respuesta disminuye si el sistema está cargado y existe una cola no
vacía de trabajos pendientes de ejecutar.
d. Todas las anteriores afirmaciones son falsas
En las transferencias de datos por DMA haciendo uso del I8237 cuando la cantidad de
datos a transferir es muy grande y el periférico necesita tiempo para recuperarse, el modo
de funcionamiento óptimo del DMA se ha de programar como:
a. Modo bloque
b. Modo ráfaga
c. Modo serie (o de uno en uno)
d. Cualquiera de las anteriores
¿Cuál de las siguientes frases es la más acertada cuando se habla de la entrada-salida de
un computador?
a. Transferencias de entrada/salida de datos por interrupciones
b. Transferencia de datos por interrupciones y sincronización por DMA
c. Transferencias de datos por DMA y sincronización por interrupciones
d. Transferencias por consulta de estado y sincronización por interrupciones
En el diseño de un bus síncrono, ¿cuál de los siguientes elementos no es necesario?
a. El protocolo de comunicaciones
b. Señales de datos
c. Señal de reloj
d. Señal de ready
Si la arquitectura del repertorio de instrucciones de un procesador dispone de
instrucciones específicas para la entrada salida, entonces el direccionamiento de los
puertos de entrada/salida es del tipo:
a. Memory mapped I/O
b. Port-mapped I/O
c. Puede ser de ambos tipos aunque preferentemente memory-mapped I/O

lOMoARcPSD|10500244
d. Sólo puede ser de un tipo: memory mapped I/O o port-mapped I/O.

En un sistema de interrupciones basado en varios controladores i8259 conectados en
cascada y bufferizados ¿cómo se indica a un controlador que es maestro (master) o
esclavo (slave)?
a. Con la palabra de inicialización ICW1
b. Con la palabra de inicialización ICW3
c. Por hardware a través del pin o patita "SP/EN"
d. Todas las anteriores son falsas ((es con icw4))
En relación a las funciones típicas asociadas a un interfaz, ¿Cuál de las siguientes funciones
no es tarea del interfaz?
a. Realizar conversiones de datos a formatos serie y/o paralelo
b. Generar una interrupción
c. Conceder el uso de los buses a un controlador de DMA cuando los datos están listos
para ser transferidos.
d. Adaptación de señales eléctricas
Una medida de productividad puede hacer referencia a:
a. GFLOPS
b. Tiempos de ejecución de los procesos
c. Combinación de tiempos de ejecución normalizados a una máquina concreta
d. SPEC/watio
Cuando en un determinado entorno se está hablando de la entrada/salida de un
computador ¿Cuál de las siguientes afirmaciones sería la más correcta?
a. El sistema será implementado haciendo uso de prioridades definidas por el método
daisy-chain y consulta de estado para la sincronización.
b. El uso de interrupciones implica la consulta de estado del periférico
c. Las transferencias de datos se realizarán por DMA a medida que lo permita el nivel
de carga del procesador.
d. El sistema hará uso de las técnicas de gestión centralizada de interrupciones para la
identificación de los dispositivos.
En las transferencias por DMA utilizando el controlador 8237 de Intel, ¿cuál de las
a. Los controladores pueden encadenarse para aumentar el número de canales de
DMA.
b. El tamaño de bloque máximo que puede transferirse es de 64K
c. Puede realizar transferencias de datos entre memoria y periféricos y de memoria a
memoria.
d. No tiene capacidad para inicializar un bloque de memoria con un valor dado.
Los programas de prueba SPEC son:
a. Programas sintéticos que no responden a aplicaciones reales
b. Aplicaciones reales representativas del mercado con ligeras modificaciones
c. Núcleos de aplicaciones reales intensos en cómputo
d. No se corresponde con ninguna de las anteriores

lOMoARcPSD|10500244
TEMA 2
En el bus PCI de 32 bits la señal C/BE[3:0]#:
a. Durante la fase de dirección se transmite el “comando” que se debe ejecutar y durante
la transferencia de datos indica cuales de los 4 bytes están activos.
b. Es activada por quien pone el dato en el bus, si es una lectura lo pone el esclavo para
indicar el ancho de la transferencia y durante la escritura es el procesador el que indica
que tamaño del dato en bus.
c. La proporciona el dispositivo seleccionado, indicando durante una lectura que hay un
dato válido en el bus o si se ha detectado un error.
El bit de “reconocimiento” o “Acknowledge” en el bus I2C es enviado por:
a. El receptor (receiver).
b. El transmisor (Transmiter).
c. El Maestro (Master).
d. El Esclavo (Slave)
Cuando se envía un “1” por las señales de datos D+ y D- de un bus USB, las tensiones que
aparecen en las líneas serían:
a. La señal D+ estaría a 5 voltios y D- a cero
b. La señal D+ estaría a 250 mv y D- & amp; amp;lt; 0,3 voltios
c. La diferencia de tensión entre D+ y D- sería positiva y mayor que un cierto umbral
En el bus PCI la señal STOP#:
a. Es activada por el dispositivo seleccionado cuando ha reconocido su dirección.
b. Es activada por el maestro para indicar el comienzo de una transferencia y la desactiva
anticipadamente para indicar que va a terminar la transferencia.
c. Es activada para indicar que se trata de una operación atómica indivisible que puede
La condición de “Inicio” o “Start” dentro del protocolo en el bus I2C es:
a. Una transición de "0" a "1" (ascenso) en la línea de datos (SDA) mientras la línea de reloj
(SCL) esta a "1"
b. Una transición de "0" a "1" (ascenso) en la línea de datos (SDA) mientras la línea de reloj
(SCL) esta a "0"
c. Una transición de "1" a "0" (caída) en la línea de datos (SDA) mientras la línea del reloj
(SCL) esta a "0"
d. Una transición de "1" a "0" (caída) en la línea de datos (SDA) mientras la línea del reloj
(SCL) esta a "1"
Un cable compatible USB type-C se caracteriza por:
a. Soportar velocidades de hasta 20 Gbps
b. Permitir transferencias de datos, video y alimentación por el mismo cable.
c. Disponer de 24 señales y con extremos de cable diferentes sólo en caso de que el
periférico a conectar tenga capacidades de video.
Respecto del apantallamiento de las señales en el bus USB 2.0 podemos decir que:
a. El apantallamiento es opcional y depende de la calidad del cable.
b. La norma exige el apantallamiento externo en forma de malla trenzada de todos los
conductores

lOMoARcPSD|10500244
c. Es suficiente que las líneas de datos estén trenzadas no siendo necesario el

apantallamiento para cables de longitud inferior a 0,75 mts.
En la conexión de varios periféricos a un puerto USB de un sistema computador podemos:
a. Usar todos los “hubs” que queramos hasta obtener el número de puertos que se
necesiten
b. Usar cables derivadores para conectar los dispositivos
c. El número de hubs está limitado
d. Conectar hasta 128 dispositivos una vez realizado el proceso de enumeración
Cuando se lee el bit de reconocimiento (Ack) en el bus I2C, si su valor es “0” …
a. significa que no está disponible y permanezco leyéndolo hasta que cambie a 0.
b. significa que está disponible para continuar.
c. significa que no está disponible y que debo reiniciar la transferencia desde el START
d. Tengo que leer la señal SCL para ver si ha sido “intervenida” poniéndola a 0, y en ese
caso esperar a que la liberen.
El envío de un comando para obtener un descriptor necesariamente tiene que hacer uso
de:
a. Una transferencia de interrupción
b. La etapa "data" de una transferencia de control
c. Una transacción de tipo "setup" de una transferencia de control
En el bus I2C el “receptor” es …:
a. El dispositivo que envía datos al Bus
b. El dispositivo que recibe datos desde el Bus
c. El dispositivo que inicia una transferencia, genera las señales del reloj y termina un envío
de datos
d. El dispositivo direccionado por un master
Las especificaciones del estándar de bus USB 1.x/2.0 especifican que:
a. Puede haber más de un "host Controller" por bus y hasta 127 dispositivos/bus
b. Sólo puede haber un "host controller" por bus y hasta 128 dispositivos por bus.
c. Cada bus USB necesita de un "host controller" al que se pueden conectar hasta un
máximo de 127 dispositivos.
d. Nada de lo anterior
Los “bus transceivers”:
a. Pueden funcionar alternativamente como “driver” y como “receiver” y por lo tanto debe
existir una señal de control para especificarlo.
b. Están asociados específicamente a los puertos de entrada del computador y se utilizan
para elevar el nivel de señal.
c. Se utilizan en la jerarquía de buses PCI (arquitectura entreplanta) para poder acoplar el
bus más lento con el superior más rápido
d. Se han introducido con las versiones serie de los buses, como el PCI _Express, en el que
hay que implementar los canales bidireccionales de comunicación.

lOMoARcPSD|10500244
En el caso de un bus de líneas dedicadas….

a. primero se especifica la dirección y luego se transmite el dato, pueden aparecer retardos
adicionales si fuese necesario tomar el control del bus dos veces por medio de un
procedimiento de arbitraje
b. se realizan alternativamente lecturas y escrituras sucesivas a distintas posiciones de un
mismo bloque de memoria, con la finalidad optimizar el uso de la cache.
c. la dirección se proporciona una sola vez al comienzo y además, esta operación se
considera indivisible.
d. la dirección se sitúa en el bus de direcciones y se mantiene ahí mientras que el dato se
ubica en el bus de datos y hasta que se complete la transferencia.
En relación a La transmisión de los datos por el bus USB ¿cuál de las siguientes
a. Los datos son codificados según la técnica NRZ
b. Los datos se envían de modo que un “1” se corresponde con una tensión positiva y un
“0” con una tensión de 0 voltios.
c. El envío de datos exige su codificación con el método NRZI
d. Los datos se codifican de modo que provocamos en las líneas de datos una transición en
voltaje cuando se envía un “1” lógico.
En el bus PCI la señal TRDY#:
a. Es activada por el maestro del bus y durante la lectura indica que el maestro está
preparado para aceptar datos y durante la escritura indica que hay un dato válido en
bus.
b. La proporciona el dispositivo seleccionado, indicando durante una lectura que hay un
dato válido en el AD bus y durante una escritura que está listo para aceptar datos.
c. Es activada por el dispositivo seleccionado cuando ha reconocido su dirección, indicando
durante una lectura que está preparado para aceptar datos y durante la escritura indica
que hay un dato válido en bus.
d. Es activada por el dispositivo seleccionado cuando ha reconocido su dirección para
indicar al maestro actual si se ha seleccionado un dispositivo.
En el proceso de enumeración de un dispositivo en el bus USB ¿cuál de las siguientes
a. El dispositivo que se conecta queda a la espera de que el host le asigne una dirección
b. Siempre se inicia una comunicación con un dispositivo de dirección 0 y endpoint 0 hasta
que se le asigne la dirección definitiva.
c. La asignación de una dirección siempre es posterior al proceso en el que se detecta si el
dispositivo funciona en alta velocidad (high speed).
d. El proceso de enumeración puede utilizar una transferencia isócrona solo si se está
enumerando un dispositivo multimedia.
Cuando se obtiene información de los dispositivos conectados a un bus USB a través de los
descriptores, ¿qué orden en la obtención de los diferentes descriptores le parece más
lógica?
a. Device - configuration - interface - endpoint
b. Device - endpoint - interface - configuration
c. Interface - device - configuration - endpoint
d. Device - interface - configuration – endpoint

lOMoARcPSD|10500244
¿Qué secuencia de velocidades de las que se muestran a continuación es correcta en

relación a la evolución del bus USB?
a. 12 Mbps/48Mbps/480Mbps/4.8Gbps/10Gbps
b. 1.2 Mbps/4.8Mbps/480Mbps/4.8Gbps/9.6Gbps
c. 1.5 Mbps/12Mbps/480Mbps/4.8Gbps/10Gbps
d. 1.5 Mbps/15Mbps/2.5Gbps/5Gbps/10Gbps
El arbitraje “oculto” o “solapado”:
a. Es una de las mejoras que introdujo el bus PCI Express.
b. Es una de las mejoras que introdujo el bus PCI-64.
c. Tiene el problema de que eleva la complejidad y el coste, pero lo compensa porque es
posible establecer políticas distintas y variables (dinámicas).
d. Consiste en realizar el arbitraje al mismo tiempo que se realiza una transferencia, por lo
que no se utilizan ciclos adiciones.
Las especificaciones del bus PCI….
a. Fueron creadas por Intel a principio de los años 80 para uso exclusivo de sus
procesadores, y continua teniendo el control total sobre su desarrollo y evolución.
b. Son una evolución de un bus creado originalmente por la empresa Philips, y adaptado
por Intel a sus procesadores.
c. Están en manos de la asociación PCI SIG (Special Interest Group) que se preocupa de la
compatibilidad y la evolución del mismo.
d. Originalmente eran para un monoprocesador Pentium, y fue creado desde cero
buscando ser económico, flexible y rápido.
Las órdenes del bus PCI de reconocimiento de interrupción ….
a. Hacen que podamos conectar distintos dispositivos sin que importe sus velocidades.
b. Permiten que se realice las transferencias en términos de líneas de caché, si el
controlador de memoria utiliza el protocolo PCI para las transferencias entre la caché y
la memoria principal.
c. Se utilizan para intercambiar datos entre el maestro y un controlador de E/S
d. Todas las otras son falsas ((CREO))
La velocidad de propagación de las señales en las líneas de transmisión depende de:
a. La impedancia característica que aumenta cuando aumenta la autoinducción L y/o la
capacidad
b. La constante dieléctrica efectiva del bus, siendo el retraso por unidad de longitud
inversamente proporcional del producto de la capacidad C por la autoinducción L.
c. La constante dieléctrica efectiva del bus, siendo el retraso por unidad de longitud
directamente proporcional al producto de la capacidad C por la autoinducción L.
d. La impedancia característica que aumenta cuando disminuye la autoinducción L y/o la
capacidad
Los drivers de bus tipo “Totem-Pole”:
a. Es necesario que tenga una resistencia de “pull-up” y funciona como un AND-implicito.
b. Es necesario que tenga una resistencia de “pull-down” y funciona como un OR-implicito
c. Sus valores de salida, pueden ser “alto” (high), bajo (low) o “desconectado”(“alta
impedancia o “three-state”)

lOMoARcPSD|10500244
Las condiciones “Inicio” (Start) y/o “Parada” (Stop) en el bus I2C:

a. Son siempre generadas por el “Esclavo” (Slave)
b. Son siempre generadas por el “Maestro” (Master)
c. Por el “Transmisor” (Transmiter) para poder iniciar y terminar la transmisión
d. Por el “Transmisor” (Transmiter) para poder iniciar y terminar la transmisión, aunque el
receptor puede utilizar la de “Parada” (Stop) para detener la transmisión si no pudiese
continuar recibiendo datos.
El bus PCI Express (x1)…
a. Se basa en una interconexión diferencial serie bidireccional, de baja tensión y 2,5 Gb/s.
b. Se basa en una interconexión diferencial serie unidireccional dual, de baja tensión y 2,5
Gb/s.
c. Se basa en una interconexión diferencial serie bidireccional dual, de baja tensión y 2,5
Gb/s.
d. Es bus de comunicación serie multipunto, de alta velocidad y propósito general.
En el bus I2C, el esclavo…..:
a. después de la condición de Start envía un código de dirección de un esclavo (8 bits de
dirección + 1 bit de R/W+ 1 stop bit)
b. después de la condición de Start envía un código de dirección de un esclavo (7 bits de
direcc.+ 1 bit de R/W)
c. después de la condición de Start envía un código de dirección de un esclavo (8 bits de
direcc.+1 bit de R/W)
El método de arbitraje por “Daisy-Chain”:
a. Es el más eficiente porque permite implementar cualquier política de la forma más
económica.
c. Tiene el problema de que su construcción es más complicada, pero lo compensa porque
es posible establecer políticas distintas y variables (dinámicas).
d. Es de implementación muy sencilla pero la prioridad viene fiada por la posición relativa
en el bus.
El bus PCI de 64 bits tiene…
a. Líneas de test que siguen el estándar IEEE para procedimientos de test.
b. Parejas de líneas REQ-GNT para permitir la gestión centralizada de múltiples maestros.
c. Líneas de Soporte de cache para permitir memorias chache en el bus asociadas a otro
dispositivo
d. Todas las afirmaciones son ciertas
Durante la transferencia de los bits en el bus I2C ….
a. El transmisor pone el bit de datos en el SDA mientras la señal de reloj SCL está a 1 y los
mantiene estable mientras la señal de reloj SCL está a 0
b. El receptor lee el bit de datos en el SDA mientras la señal de reloj SCL está a 0 y los
c. Mientras la señal de reloj SCL está a 1 se da tiempo para que el transmisor ponga la
información en el SDA y la lea el receptor, y mientras SCL está a 0, se da tiempo para
preparar el siguiente bit.
d. El transmisor pone el bit de datos en el SDA mientras la señal de reloj SCL está a 0 y los

lOMoARcPSD|10500244
Las operaciones de lectura-modificación-escritura…

a. Proporcionan la dirección una sola vez al comienzo, salvo que mientras se realiza la
modificación otro maestro escriba en esa posición, lo que obligaría a reiniciar la lectura
b. Proporcionan la dirección una sola vez al comienzo y es considerada indivisible, lo que es
útil entre otras cosas para proteger la memoria compartida del acceso de otros maestros
c. Buscan garantizar la seguridad haciendo una lectura previa del valor que se va a escribir,
de forma que si se produce un error en el bus, se podría restaurar el valor antiguo
d. Son operaciones antiguas que se mantienen por garantizar la compatibilidad con el
hardware existente
¿Cuál de las siguientes transferencias sería la más adecuada para conectar un dispositivo
a. De control
b. Isócrona
c. De volumen o “bulk”
d. Interrupción
_____________
TEMA 3
Preguntas 2018
En relación a los teclados dotados de una membrana con cúpulas en las
posiciones de las teclas podemos afirmar que:
a. Es una variante de los teclados mecánicos pero con un recorrido de tecla menor
b. Es una tecnología híbrida entre el teclado de membrana y el mecánico
c. Es una tecnología muy utilizada en teclados de trabajo intenso y condiciones
extremas
El cristal líquido de una pantalla LCD basa su funcionamiento en:

a. Un material que genera más o menos luz dependiendo de la tensión que se
aplique
b. Un material basado en óxido de indio-estaño (ITO) que oscurece según el
voltaje aplicado
c. Un material que transmite y cambia la polarización de la luz según el voltaje
aplicado
e. Materiales que mantiene estructuras regulares a largo alcance tanto en posición como
en orientación
En las impresoras láser ¿qué papel desempeña el cilindro fotoconductor?

a. Es el dispositivo que con ayuda de calor fija el tóner al papel
b. Es un dispositivo fotoconductor en el que quedan atrapados los electrones
cuando se somete a un proceso de carga y se liberan cuando incide luz láser.
c. Es un cilindro que se carga en los puntos donde incide el láser y donde
posteriormente se adhiere el tóner para luego fijarlo al papel
d. Es la fuente de luz láser de la impresora

lOMoARcPSD|10500244
¿Qué tipo de información o detalle no se encuentra en un código de barra

bidimensional del tipo QR?
a. Zona oscura alrededor del símbolo de un grosor equivalente a 4 módulos.
b. Patrones de sincronización
c. Zonas para almacenar información para la detección de errores
d. Patrones de alineación frente a distorsiones por curvatura
Si al tocar una pantalla aparecen luminiscencia alrededor del punto de

contacto, entonces es altamente probable que estemos ante una pantalla de
tipo:
a. AFFS
b. IPS
c. MVA
d. TN
En la tecnología de cristal líquido TN aplicado a las pantallas, ¿cuál de las

a. Al aplicar un campo eléctrico las moléculas se alinean quedando
perpendiculares a la superficie de la pantalla
b. Al aplicar un campo eléctrico las moléculas se alinean quedando paralelas a la
superficie de la pantalla
c. Al tocar con el dedo en la pantalla no se observa luz o luminiscencia alrededor
del contacto
De la tecnología de pantalla táctil que se basa en la detección de cambios de

capacidad en electrodos individuales podemos afirmar que:
a. Requieren de operaciones de "driving and sensing" a través de las filas y
columnas
b. Tienen el problema de los puntos fantasmas (ghost points)
c. El material conductor de los electrodos es un material distinto al de otras
tecnologías capacitivas.
d. Todas las anteriores son ciertas
Una impresora de chorro de tinta continua:

a. Dispone de cabezales de impresión de tecnología térmica
b. El cabezal lanza un chorro tinta continua, a presión elevada y generada por una
bomba.
c. Las gotas de tinta son generadas por un sistema ultrasónico y su trayectoria
controlada por un campo electrostático variable.
d. Dispone de cabezales de impresión de tecnología piezoeléctrica que permite
distancias moderadamente largas entre cabezal y papel

lOMoARcPSD|10500244
El lápiz óptico es un dispositivo de entrada que se utiliza para:

a. Indicar posiciones en una pantalla de tipo LCD
b. Señalar posiciones en una pantalla de tipo CRT
c. Indicar posiciones en cualquier tipo de pantalla siempre y cuando sus
elementos activos (pixeles) emita luz.
En el diseño de una pantalla táctil resistiva las posiciones de lo “toques” o

contactos se detectan:
a. Mediante un cambio de voltaje en cada uno de las resistencias asociadas a los
elementos de la matriz
b. Mediante el voltaje medido respecto a cada una de las esquinas de la pantalla
c. Midiendo el voltaje en el punto de contacto de la pantalla cuando de forma
secuencial se aplica un voltaje en los ejes horizontal y vertical.
d. Mediante variaciones del campo electromagnético generado por las bobinas
asociadas a filas y columnas
Los tubos CCFL que se utilizan para el "backlit" en las pantallas LCD se
caracterizan por:
a. Los filamentos incandescentes emiten electrones ((CFL))
b. Un mayor consumo de potencia respecto de otros tubos pero con una calidad
de luz blanca muy superior
c. No hay emisión termoiónica
La tecnología de los puntos cuánticos basa su funcionamiento en:

a. Uso de luz azul y nanocristales de cadmio-selenio para generar luz de calidad
b. Diodos recubiertos de nuevos materiales fosforados que general luz blanca de
calidad
c. Un nuevo tipo de excitación del cristal líquido
La precisión en el movimiento de un ratón de bola viene definido básicamente

por: (NO APARECE NADA EN LAS TRANSPARENCIAS)
a. El tamaño de la bola
b. El número de pasos que puede distinguir los codificadores angulares
c. La longitud de onda de la luz utilizada en los sensores del codificador
d. Todos los anteriores influyen de igual manera
En el proceso de impresión de una impresora láser la fase de exposición

consiste en:
a. Un barrido láser del cilindro fotoconductor para formar los caracteres con carga
estática allí donde impacta ((ES CON LA DISMINUCION DE CARGA))
b. La formación de los caracteres/gráficos a imprimir en forma de carga estática
en el cilindro fotoconductor
c. La descarga completa del cilindro fotoconductor para iniciar la impresión de
una nueva página

lOMoARcPSD|10500244
En la codificación utilizada en un código de barras EAN-13 ¿Cuál de las

a. Todos los dígitos se codifican con 4 barras, negras y blancas de forma alterna,
donde la primera es de color negro
b. Todos los dígitos se codifican con 4 barras, negras y blancas de forma alterna,
donde la primera es de color blanco
c. Los dígitos se codifican con 4 barras, negras y blancas de forma alterna, y
pueden empezar por color blanco o negro dependiendo de su posición en el
código. ((LA POSICION NO INFLUYE))
En relación a la tecnología láser de impresión ¿cuál de las siguientes

a. La totalidad de la superficie del cilindro fotoconductor se carga con un
voltaje de Kvs por el corotrón al comienzo del proceso de impresión de cada
página.
b. El láser carga el cilindro fotoconductor con las formas de los caracteres y
donde posteriormente se adhiere el tóner.
c. El cilindro fotoconductor sólo se carga en la zona próxima al corotrón.
**Un display 7 segmentos de cristal líquido de un dígito podría estar formado

por varias capas superpuestas en orden, tales como:
a. Espejo, filtro polarizador, electrodo común, LCD, segmentos y cristal
protector ((deberia))
b. Filtro polarizador, espejo, electrodo común, LCD, segmentos, cristal
protector
c. Espejo, electrodo común, LCD, segmentos, filtro polarizador, cristal
protector
d. Todas las anteriores secuencias son inválidas
En relación a las diferentes tecnologías utilizadas en las tabletas digitalizadoras

de inducción electromagnética ¿cuál de las siguientes afirmaciones es correcta?
a. El lápiz o estilete con su propia alimentación es típico de la tecnología
pasiva que combina ciclos de emisión y recepción.
b. La tecnología activa en las tabletas se caracteriza por utilizar ciclos de
emisión y recepción de los circuitos que subyacen bajo la superficie de la
tableta.
c. Siempre existe en el lápiz algún tipo de sistema de acumulación de energía
d. En este tipo de tabletas no se puede detectar la presión o inclinación del
lápiz
**Dado el siguiente código de barras de 13 dígitos EAN-13 841177246957x
¿cuál será el valor del dígito de control “x”?
a. 7
b. 5
c. 9
d. 2

lOMoARcPSD|10500244
___________
TEMA 4
Un sistema de almacenamiento “RAID 5”:
a. Es más eficiente que el RAID 4 porque utiliza un disco más, y eso permite aumentar las
prestaciones pero aumentando el coste.
b. Es más seguro y robusto que el RAID 4 porque utiliza un disco adicional con lo que
aumenta la redundancia.
c. Es lo mismo que RAID 4 solo que con 5 discos para las lecturas, pero las escrituras se
complican mucho.
d. Es más eficiente que RAID 4 porque distribuye la paridad entre todos los discos, con lo
que se mitiga en cuello de botella de acceso a ella en escrituras "cortas" (ramdon write).
El disco duro magnético como medio de almacenamiento de datos …

a. Surgió como la evolución natural tras la experiencia acumulada durante años de uso de
los “Floppy disk” o discos flexibles.
b. Fueron desarrollados por IBM en a finales de los 60 para mejorar las limitaciones de
capacidad y durabilidad que mostraban los discos flexibles, aunque inicialmente eran de
un coste muy elevado.
c. Fueron desarrollados por IBM en a mediados de los 50 para almacenar y recuperar datos
de forma más rápida que si se hiciese en una cinta magnética, aunque inicialmente eran
de un coste muy elevado.
d. Fue anunciado en 1952 por IBM como su primer dispositivo de almacenamiento
magnético, el IBM 726, junto con el IBM 701, el primer computador para aplicaciones
científicas.
La “Redundancia” en el almacenamiento en los sistemas RAID….

a. Permite mejorar la disponibilidad (“Availability”) pero a costa de sacrificar algo de la
capacidad y ancho de banda máximo existente.
b. Permite mejorar la disponibilidad (“Availability”) y a la vez utilizar la capacidad y
ancho de banda máximo existente.
c. Permite mejorar la disponibilidad (“Availability”) y utilizar la máxima capacidad
existente, pero hay que sacrificar una parte del ancho de banda máximo potencial.
El uso de material magnético …

a. De elementos que son no-magnetizables (soft-magnet) es bueno para la
construcción de cabezales de lectura/escritura y el de elementos magnetizables
(hard-magnet) para el medio de almacenamiento de la información.
b. De elementos que son magnetizables (hard-magnet) es bueno para la construcción
de cabezales de lectura/escritura y el de elementos no-magnetizables (soft-magnet)
para el medio de almacenamiento de la información.
c. De elementos que son magnetizables (hard-magnet) es bueno para la construcción
de cabezales de lectura/escritura y para el medio de almacenamiento de la
información.

lOMoARcPSD|10500244
d. De elementos que son no-magnetizables (soft-magnet) es bueno para la

construcción de cabezales de lectura/escritura y para el medio de almacenamiento
de la información.
El uso de la Redundancia como forma de conseguir “confiabilidad” (Dependability)…:

a. Se investigó e introdujo por primera vez en el proyecto de desarrollo de los discos
RAID en 1987 y desde entonces este principio se está utilizando en otros aspectos
del computador.
b. Se está aplicando desde antes de los 70 a muchas partes de los sistemas
informáticos, desde los centros de datos, redes de comunicación, memorias, discos,
… etc.
c. Afecta solo al hardware de construcción, proporcionando más fiabilidad y velocidad
de forma transparente al software que se utilice.
d. Es una tecnología propia de servidores y centros de almacenamiento masivo de
información, que actualmente tienen más importancia debido al crecimiento del
“cloud computing”.

Nuhacet Travieso del
 AEP 2021-22   Rosario MiULPGC
40964 - Periféricos e Interfaces 

Inicio » Mis cursos » EII » G. Ingeniería Informática » 40964 » AUTOEVALUACIÓN » Autoevaluación Módulo 1
Comenzado el domingo, 14 de noviembre de 2021, 18:20

Estado Finalizado
Finalizado en domingo, 14 de noviembre de 2021, 18:27
Tiempo 6 minutos 51 segundos
empleado

Calificación 7,0 de 10,0 (70%)
Pregunta 1 En un modelo simplificado de periférico, un transductor es un dispositivo que tiene la funcionalidad

Finalizado de:
Puntúa 1,0
sobre 1,0 a. Transferir información de acuerdo a un protocolo
Marcar b. Convertir un tipo de energía en otro
pregunta
c. Adaptar los voltajes de las señales eléctricas a las necesidades de los periféricos
La respuesta correcta es: Convertir un tipo de energía en otro
Pregunta 2 El protocolo de "handshake" es propio de:

Finalizado
Puntúa 1,0 a. Un bus serie síncrono

sobre 1,0
b. Un bus paralelo síncrono
Marcar
c. Un bus paralelo asíncrono
pregunta
d. Cualquiera de los buses anteriores
La respuesta correcta es: Un bus paralelo asíncrono
Pregunta 3 Respecto de la tabla de interrupciones del microcontrolador ATmega 2560, se puede afirmar que:
Finalizado
Puntúa 0,0 a. Cada vector o entrada ocupa 2 bytes

sobre 1,0
b. Cada entrada en la tabla tiene una dirección de 32 bits que indica la ubicación de la ISR()
Marcar del vector de interrupción.
pregunta
c. Cada entrada ocupa 4 bytes
d. Las opciones B) y C) son, ambas, ciertas
La respuesta correcta es: Cada entrada ocupa 4 bytes
Pregunta 4 Cuando se realizan transferencias por DMA haciendo uso de un controlador similar al 8237 de Intel,
Finalizado ¿cuál de las siguientes afirmaciones es cierta?
Puntúa 0,0
sobre 1,0 a. Los puertos de los periféricos se seleccionan en base a su dirección que se encuentra en el
Marcar bus de direcciones.
pregunta b. Los puertos son seleccionados por la señal DACK del controlador DMA
c. El direccionamiento de los puertos se realiza mediante las instrucciones IN/OUT.
d. Mediante las señales de control IORD/IOWR (lectura/escritura en puertos)
La respuesta correcta es: Los puertos son seleccionados por la señal DACK del controlador DMA
Pregunta 5 En relación a las funciones típicas asociadas a un interfaz, ¿Cuál de las siguientes funciones no es
Finalizado tarea del interfaz?
Puntúa 1,0
sobre 1,0 a. Realizar conversiones de datos a formatos serie y/o paralelo
Marcar b. Generar una interrupción
pregunta
c. Conceder el uso de los buses a un controlador de DMA cuando los datos están listos para
ser transferidos.
La respuesta correcta es: Conceder el uso de los buses a un controlador de DMA cuando los datos
están listos para ser transferidos.
Pregunta 6 Respecto a la conexión de los diversos componentes de un sistema computador a través de buses
Finalizado compartidos, podemos decir que:
Puntúa 1,0
sobre 1,0 a. La conexión más frecuente hoy en día es hacer uso de un único bus compartido por todos
Marcar los componentes del sistema.
pregunta b. Es más eficiente organizar el sistema como una jerarquía de buses según prestaciones de
los dispositivos.
c. El rendimiento no depende de la organización de los buses sino solo de las velocidades de
los dispositivos a conectar.
La respuesta correcta es: Es más eficiente organizar el sistema como una jerarquía de buses según
prestaciones de los dispositivos.
Pregunta 7 ¿Cuál de las siguientes funciones no corresponden a un interfaz de periférico?

Finalizado
Puntúa 1,0 a. Ejecución de instrucciones de entrada/salida tipo in() y out()

sobre 1,0
b. Conversión y/o adaptación de formatos de datos
Marcar
c. Almacenamiento temporal de información
pregunta
d. Corrección de posibles errores en las transmisiones
La respuesta correcta es: Ejecución de instrucciones de entrada/salida tipo in() y out()
Pregunta 8 Si en un sistema de interrupciones basado en el controlador I8259 se quiere que el periférico

Finalizado conectado a la línea IRQ7 obtenga la dirección de la rutina de servicio de la posición de memoria
Puntúa 1,0 0x1DC entonces se habrá de:
sobre 1,0
Marcar a. Programar el valor 0x07 como palabra ICW2

pregunta
b. Programar el valor 0x77 como ICW2
c. Programar el valor 0xDC como palabra ICW2
d. Todos los anteriores comandos de inicialización son incorrectos
La respuesta correcta es: Programar el valor 0x77 como ICW2
Pregunta 9 Si en un programa para el procesador I8086 tenemos la secuencia de instrucciones 1) [MOVE reg,
Finalizado dato] y 2) [OUT puerto, reg] entonces podríamos afirmar que el puerto está mapeado como:
Puntúa 1,0
sobre 1,0 a. Entrada/salida o memoria, dependiendo del modo de direccionamiento utilizado para
Marcar especificar el puerto.
pregunta
b. Memoria
c. Entrada/salida
d. Memoria o entrada-salida dependiendo del diseño del decodificador de direcciones y la
señal IO/M’ del procesador.
La respuesta correcta es: Entrada/salida
Pregunta 10 Cuando el diseño de un sistema de interrupciones se realiza conectando varios PIC8259 en cascada
Finalizado y en modo "buffering", el maestro-esclavo se define a través de:
Puntúa 0,0
sobre 1,0 a. Palabra OCW3
Marcar b. Palabra OCW2
pregunta
c. Palabra ICW3
d. Palabra ICW4
La respuesta correcta es: Palabra ICW4
Finalizar revisión
◄ Miércoles (08:30h): Solución

Ir a... Autoevaluación Módulo 2 ►
modo domótica
Descargar la app para dispositivos móviles Resumen de retención de datos
Ayuda MiULPGC Ayuda Campus virtual

Web: Asistencia técnica e-mail:  [email protected]
E-mail:  [email protected] Tlf: (+34)928 45 9596
Tlf: (+34)928 45 1234 Sólo para estas páginas
Qué se puede solicitar
© 2020 Universidad de Las Palmas de Gran Canaria. ULPGC.

Nuhacet Travieso del
 AEP 2021-22   Rosario MiULPGC
40964 - Periféricos e Interfaces 


Estado Finalizado
empleado

Pregunta 1 Los sistemas empotrados que se integran en los aparatos domésticos con fines de control, en
Finalizado general, se caracterizan por ser:
Puntúa 1,0
sobre 1,0 a. De alto rendimiento
Marcar b. De alto coste
pregunta
c. De bajo consumo
d. De bajo consumo y de alto coste
La respuesta correcta es: De bajo consumo
Pregunta 2 Los timers del microcontrolador Atmega 2560 se pueden utilizar para:
Finalizado
Puntúa 1,0 a. Generar señales senoidales

sobre 1,0
b. Generar señales en diente de sierra
Marcar
c. Generar señales digitales (0/1)
pregunta
d. Para cualquiera de las anteriores funciones
La respuesta correcta es: Generar señales digitales (0/1)
Pregunta 3 Un sistema empotrado para controlar un sistema anticolisión en un coche sería clasificado como un:
Finalizado
Puntúa 1,0 a. Soft real-time embedded system

sobre 1,0
b. Mobile embedded system
Marcar
c. Networked embedded system
pregunta
d. Hard real-time embedded system
La respuesta correcta es: Hard real-time embedded system
Pregunta 4 Los drivers de bus tipo “Totem-Pole”:

Finalizado
Puntúa 1,0 a. Es necesario que tenga una resistencia de “pull-up” y funciona como un AND-implícito.
sobre 1,0 b. Es necesario que tenga una resistencia de “pull-down” y funciona como un OR-implícito.
Marcar
c. Sus valores de salida, pueden ser “alto” (high), bajo (low) o “desconectado”(“alta
pregunta
impedancia o “three-state”).
La respuesta correcta es: Sus valores de salida, pueden ser “alto” (high), bajo (low) o
“desconectado”(“alta impedancia o “three-state”).
Pregunta 5 ¿Sistemas "Soft Real Time se refiera a ?

Finalizado
Puntúa 1,0 a. sistemas críticos donde es absolutamente necesario que se cumplan las los límites de
sobre 1,0 tiempo de ejecución.
Marcar b. sistemas en los que hay que cumplir las restricciones de tiempo son de mucha importancia
pregunta pero el sistema puede seguir operando si ocasionalmente no lo logra.
c. Son sistemas donde no cumplir los límites de tiempo implican efectos inaceptables, graves
o desastrosos.
d. Ninguna de las otras es cierta.
La respuesta correcta es: sistemas en los que hay que cumplir las restricciones de tiempo son de
mucha importancia pero el sistema puede seguir operando si ocasionalmente no lo logra.
Pregunta 6 El foto transistor ...

Finalizado
Puntúa 0,0 a. tiene el emisor expuesto a la luz y reacciona a ella permitiendo la conducción entre la base
sobre 1,0 y el emisor
Marcar b. tiene el colector expuesto a la luz y reacciona a ella permitiendo la conducción entre el
pregunta colector y la base
c. tiene la base expuesta a la luz y reacciona a ella permitiendo la conducción entre el colector
y el emisor.
d. todas las otras son falsas
La respuesta correcta es: tiene la base expuesta a la luz y reacciona a ella permitiendo la conducción
entre el colector y el emisor.
Pregunta 7 Todos sensores de temperatura ...

Finalizado
Puntúa 0,0 a. se caracterizan por tener un coeficiente positivo de temperatura.

sobre 1,0
b. se caracterizan por tener un coeficiente negativo de temperatura.
Marcar
c. están basado en semiconductores (óxido-metal)
pregunta
d. Ninguna de las otras es cierta
La respuesta correcta es: Ninguna de las otras es cierta
Pregunta 8 Un sensor es un dispositivo...

Finalizado
Puntúa 0,0 a. que responde a un “estímulo” físico y proporciona una respuesta según una relación
sobre 1,0 precisa
Marcar b. que produce una acción física respuesta a una señal de entrada precisa
pregunta
c. que mide el voltaje que existe en un punto preciso de un circuito de la placa del procesador
La respuesta correcta es: que responde a un “estímulo” físico y proporciona una respuesta según
una relación precisa
Pregunta 9 En el bus I2C el “receptor” es …:

Finalizado
Puntúa 1,0 a. El dispositivo que envía datos al Bus

sobre 1,0
Marcar
c. El dispositivo que inicia una transferencia, genera las señales del reloj y termina un envío de
pregunta
datos
d. El dispositivo direccionado por un máster
La respuesta correcta es: El dispositivo que recibe datos desde el Bus
Pregunta 10 El embedded ATmega2560 posee un conversor analógico-digital ...

Finalizado
Puntúa 0,0 a. tipo flash de 10 bits de precisión.

sobre 1,0
b. por aproximaciones sucesivas y 10 bits de precisión.
Marcar
c. de doble pendiente de 12 bits de precisión
pregunta
d. por aproximaciones sucesivas y 16 bits de precisión.
La respuesta correcta es: por aproximaciones sucesivas y 10 bits de precisión.
Finalizar revisión
Entrega de informe Práctica 1

◄ Autoevaluación Módulo 1 Ir a...
(fecha límite: 10/10/2021 ►
Descargar la app para dispositivos móviles Resumen de retención de datos

Web: Asistencia técnica e-mail:  [email protected]


Inicio » Mis cursos »
EII »
G. Ingeniería Informática »
40964 »
AUTOEVALUACIÓN »

Estado Finalizado
empleado

Pregunta 1
Finalizado
Puntúa 1,0 sobre 1,0
¿Cuál de las siguientes funciones no corresponden a un interfaz de periférico?
a. Ejecución de instrucciones de entrada/salida tipo in() y out()

Pregunta 2
Finalizado
Si en un programa para el procesador I8086 tenemos la secuencia de instrucciones 1) [MOVE reg, dato] y 2) [OUT puerto, reg] entonces
podríamos afirmar que el puerto está mapeado como:
a. Entrada/salida o memoria, dependiendo del modo de direccionamiento utilizado para especificar el puerto.
b. Memoria
c. Entrada/salida
d. Memoria o entrada-salida dependiendo del diseño del decodificador de direcciones y la señal IO/M’ del procesador.
Pregunta 3
Finalizado
Si en un sistema de interrupciones basado en el controlador I8259 se quiere que el periférico conectado a la línea IRQ6 utilice el vector de
identificación 0x8E ¿Cuál de los siguientes comandos de inicialización sería el correcto para tal fin?

La respuesta correcta es: Programar el valor 0x88 como palabra ICW2
Pregunta 4
Finalizado
Si en un sistema de interrupciones basado en el controlador I8259 se quiere que el periférico conectado a la línea IRQ7 obtenga la
dirección de la rutina de servicio de la posición de memoria 0x1DC entonces se habrá de:
a. Programar el valor 0x07 como palabra ICW2 

Pregunta 5
Finalizado
En el sistema de interrupciones del ATmega 2560, ¿Qué funcionalidad tienen los registros EICRA y EICRAB?:
a. Registro de máscaras
b. Registro de habilitación de interrupciones externas
c. Definen la sensibilidad o modo de disparo de las interrupciones internas
La respuesta correcta es: Todas las anteriores son falsas
Pregunta 6
Finalizado
¿En cuál de los siguientes apartados se estaría haciendo referencia al transductor de un periférico?

b. Diodo láser de un DVD
c. Cartucho de cinta magnética en una unidad de almacenamiento
d. Tóner de una impresora láser
La respuesta correcta es: Diodo láser de un DVD
Pregunta 7
Finalizado

Respecto de la gestión de interrupciones en un procesador I8086, podemos afirmar que:
a. El sistema de interrupciones es vectorizado y el atendimiento de la interrupción consiste en ejecutar el código de la rutina de

servicio que se encuentra en la dirección de memoria: 4x Nº vector.
b. Cuando se produce una interrupción el procesador salta a una posición de memoria fija para luego identificar el dispositivo que
interrumpió.
c. El sistema de interrupciones es vectorizado y puede hacer uso de hasta 1024 vectores distintos
La respuesta correcta es: Todas las anteriores afirmaciones son falsas
Pregunta 8 
Finalizado
El protocolo de "handshake" es propio de:
a. Un bus serie síncrono

Pregunta 9
Finalizado
El sistema de interrupciones del microcontrolador Atmega 2560 se caracteriza por ser:
a. Un sistema vectorizado. Vectores programables para las diferentes interrupciones.

b. Sistema autovectorizado o vectores fijos para las diferentes fuentes de interrupción.
c. Sistema no vectorizado. La detección de la fuente de interrupción requiere de una operación de consulta de registros de estado de
los interfaces.
La respuesta correcta es: Sistema autovectorizado o vectores fijos para las diferentes fuentes de interrupción.
Pregunta 10
Finalizado
En relación a las funciones típicas asociadas a un interfaz, ¿Cuál de las siguientes funciones no es tarea del interfaz?

c. Conceder el uso de los buses a un controlador de DMA cuando los datos están listos para ser transferidos.
L t t C d l d l b t l d d DMA d l d t tá li t t f id
La respuesta correcta es: Conceder el uso de los buses a un controlador de DMA cuando los datos están listos para ser transferidos.
◄ Miércoles (08:30h): Solución modo domótica
Ir a...
Autoevaluación Módulo 2 ►

Web: Asistencia técnica
e-mail:  [email protected]




EII »
40964 »
AUTOEVALUACIÓN »

Estado Finalizado
empleado

Pregunta 1
Finalizado
Si en un programa para el procesador I8086 tenemos la secuencia de instrucciones 1) [MOVE reg, dato] y 2) [OUT puerto, reg] entonces
podríamos afirmar que el puerto está mapeado como:
a. Entrada/salida o memoria, dependiendo del modo de direccionamiento utilizado para especificar el puerto.
b. Memoria
c. Entrada/salida
d. Memoria o entrada-salida dependiendo del diseño del decodificador de direcciones y la señal IO/M’ del procesador.
Pregunta 2
Finalizado
En las transferencias por DMA utilizando el controlador 8237 de Intel, ¿cuál de las siguientes afirmaciones es falsa?
a. Los controladores pueden encadenarse para aumentar el número de canales de DMA

b. El tamaño de bloque máximo que puede transferirse es de 64K
c. Puede realizar transferencias de datos entre memoria y periféricos y de memoria a memoria
d. No tiene capacidad para inicializar un bloque de memoria con un valor dado
La respuesta correcta es: No tiene capacidad para inicializar un bloque de memoria con un valor dado
Pregunta 3
Finalizado
Muchos procesadores tienen instrucciones para general interrupciones por software tales como INT n, syscall, trap n y similares. Respecto
al microcontrolador ATmega 2560 utilizado en las prácticas, ¿qué podríamos decir respecto a las interrupciones por software?
a. Puede generar una interrupción por software escribiendo en un puerto que tenga capacidad de interrumpir.
b. Dispone de instrucciones específicas para generar interrupciones por software de diversos tipos.
c. Las interrupciones por software no son necesarias cuando se trabaja con microcontroladores por lo que no disponen de ellas.
La respuesta correcta es: Puede generar una interrupción por software escribiendo en un puerto que tenga capacidad de interrumpir.
Pregunta 4
Finalizado
Entre los registros del controlador de DMA 8237 podemos encontrar un registro local o tampón utilizado para:
a. Realizar transferencias de memoria a periférico

b. Realizar transferencias de memoria a memoria 
c. Almacenamiento intermedio en las transferencias de datos desde un periférico rápido a memoria
d. Almacenamiento intermedio en transferencias de datos de memoria a periférico lento.
La respuesta correcta es: Realizar transferencias de memoria a memoria
Pregunta 5
Finalizado
En el diseño de un bus asíncrono, ¿cuál de los siguientes elementos es innecesario?
a. Señal de ready o listo

b. Señales de datos
c. Señal de reloj
d. Todos los anteriores son necesarios
La respuesta correcta es: Señal de reloj
Pregunta 6
Finalizado
En la identificación de dispositivos que interrumpen en un sistema de interrupciones del procesador I8086, ¿Cuál de las siguientes
a. Los dispositivos son identificados por el procesador mediante una consulta de estado.
b. Se hace uso de una tabla de vectores de interrupción almacenada en memoria que tiene un tamaño de 1024 bytes.
c. Dispone de un sistema vectorizado que es capaz de gestionar hasta 1024 líneas de interrupción
d. Todas las interrupciones son enmascarables
La respuesta correcta es: Se hace uso de una tabla de vectores de interrupción almacenada en memoria que tiene un tamaño de 1024
bytes.
Pregunta 7
Finalizado

Si en un determinado entorno se oye debatir sobre los aspectos de diseño de un sistema de E/S, ¿cuál de las siguientes afirmaciones es
coherente y correcta?
a. La identificación del dispositivo que interrumpe se realizará mediante la técnica de daisy-chain.

b. Las transferencias de datos se realizarán mediante consulta de estado y sincronización por DMA.
c. Las prioridades de los dispositivos es establecerán con la técnica daisy-chain y las transferencias de datos por DMA.
d. La sincronización por consulta de estado con bucle de espera en dispositivos lentos no supone un “overhead” para el procesador.
La respuesta correcta es: Las prioridades de los dispositivos es establecerán con la técnica daisy-chain y las transferencias de datos por
DMA.

Pregunta 8
Finalizado

Pregunta 9
Finalizado
¿Cuál de los siguientes apartados podría estar más relacionado con las técnicas de sincronización en un sistema computador?
a. Tabla de vectores de interrupción

b. Petición de transferencia de datos por DMA
c. Entrada/salida por programa
d. Procesador de entrada/salida
La respuesta correcta es: Tabla de vectores de interrupción
Pregunta 10
Finalizado
En un modelo simplificado de periférico, un transductor es un dispositivo que tiene la funcionalidad de:
a. Transferir información de acuerdo a un protocolo

b. Convertir un tipo de energía en otro
c. Adaptar los voltajes de las señales eléctricas a las necesidades de los periféricos
d í
La respuesta correcta es: Convertir un tipo de energía en otro
Ir a...





EII »
40964 »
AUTOEVALUACIÓN »

Estado Finalizado
empleado

Pregunta 1
Finalizado

Pregunta 2
Finalizado

Pregunta 3
Finalizado
Si en la programación de un sistema de interrupciones basado en el controlador i8259 enviamos el byte 11101000 como palabra ICW3 a un
controlador, podremos afirmar que:
a. Estamos diseñando un sistema de interrupciones de hasta 36 niveles de interrupción.

b. Estamos programando un controlador esclavo o maestro indicándole que utilice el vector 0xE8 para la línea IRQ0.
c. Estamos programando un controlador esclavo
d. Todas las anteriores son falsas 
La respuesta correcta es: Estamos diseñando un sistema de interrupciones de hasta 36 niveles de interrupción.
Pregunta 4
Finalizado
En el diseño de un bus asíncrono, ¿cuál de los siguientes elementos es innecesario?
a. Señal de ready o listo

b. Señales de datos 
c. Señal de reloj
d. Todos los anteriores son necesarios
La respuesta correcta es: Señal de reloj
Pregunta 5
Finalizado
En un procesador del tipo I8086 el acceso a los puertos de entrada-salida se realiza normalmente con instrucciones:
a. Del tipo in(), out()

b. Con instrucciones específicas de acceso a puertos mapeados como memoria
c. Se accede indistintamente con instrucciones de los tipos a) y b) anteriores
La respuesta correcta es: Del tipo in(), out()
Pregunta 6
Finalizado
Si en un sistema de interrupciones basado en el controlador I8259 se quiere que el periférico conectado a la línea IRQ6 utilice el vector de
identificación 0x8E ¿Cuál de los siguientes comandos de inicialización sería el correcto para tal fin?

La respuesta correcta es: Programar el valor 0x88 como palabra ICW2
Pregunta 7
Finalizado

¿Qué efecto tiene en el controlador de interrupciones PIC8259 el envío de un comando de "final de interrupción no específico"?
a. Pone a cero (resetea) el bit activo más prioritario del registro IRR
b. Pone a cero (o resetea) el bit del registro ISR que corresponda a la línea de interrupción más prioritaria en servicio.
c. Pone a cero el bit activo más prioritario tanto del registro IRR como del registro ISR para dejar la línea IRQn preparada para otra
petición de interrupción.
La respuesta correcta es: Pone a cero (o resetea) el bit del registro ISR que corresponda a la línea de interrupción más prioritaria en servicio.
Pregunta 8
Finalizado 
¿Cuál de las siguientes funciones no corresponden a un interfaz de periférico?
a. Ejecución de instrucciones de entrada/salida tipo in() y out()

Pregunta 9
Finalizado
Si en un determinado entorno se oye debatir sobre los aspectos de diseño de un sistema de E/S, ¿cuál de las siguientes afirmaciones es
coherente y correcta?
a. La identificación del dispositivo que interrumpe se realizará mediante la técnica de daisy-chain.

b. Las transferencias de datos se realizarán mediante consulta de estado y sincronización por DMA.
c. Las prioridades de los dispositivos es establecerán con la técnica daisy-chain y las transferencias de datos por DMA.
d. La sincronización por consulta de estado con bucle de espera en dispositivos lentos no supone un “overhead” para el procesador.
La respuesta correcta es: Las prioridades de los dispositivos es establecerán con la técnica daisy-chain y las transferencias de datos por
DMA.
Pregunta 10
Finalizado
Cuando en el diseño de un computador hablamos de interrupciones, nos estamos refiriendo a:
a. Una técnica para la transferencia de datos

b. Un método de sincronización
c. Tanto a una técnica de transferencia como a un método de sincronización

L U é d d i i ió
La respuesta correcta es: Un método de sincronización
Ir a...






EII »
40964 »
AUTOEVALUACIÓN »

Estado Finalizado
empleado

Pregunta 1
Finalizado
¿En cuál de los siguientes apartados se estaría haciendo referencia al transductor de un periférico?

b. Diodo láser de un DVD
c. Cartucho de cinta magnética en una unidad de almacenamiento
d. Tóner de una impresora láser
La respuesta correcta es: Diodo láser de un DVD
Pregunta 2
Finalizado
Muchos procesadores tienen instrucciones para general interrupciones por software tales como INT n, syscall, trap n y similares. Respecto
al microcontrolador ATmega 2560 utilizado en las prácticas, ¿qué podríamos decir respecto a las interrupciones por software?
a. Puede generar una interrupción por software escribiendo en un puerto que tenga capacidad de interrumpir.
b. Dispone de instrucciones específicas para generar interrupciones por software de diversos tipos.
c. Las interrupciones por software no son necesarias cuando se trabaja con microcontroladores por lo que no disponen de ellas.
La respuesta correcta es: Puede generar una interrupción por software escribiendo en un puerto que tenga capacidad de interrumpir.
Pregunta 3
Finalizado

Pregunta 4
Finalizado

b. Programar el valor 0x77 como ICW2 
Pregunta 5
Finalizado
Respecto de la gestión de interrupciones en un procesador I8086, podemos afirmar que:
a. El sistema de interrupciones es vectorizado y el atendimiento de la interrupción consiste en ejecutar el código de la rutina de

servicio que se encuentra en la dirección de memoria: 4x Nº vector.
b. Cuando se produce una interrupción el procesador salta a una posición de memoria fija para luego identificar el dispositivo que
interrumpió.
c. El sistema de interrupciones es vectorizado y puede hacer uso de hasta 1024 vectores distintos
La respuesta correcta es: Todas las anteriores afirmaciones son falsas
Pregunta 6
Finalizado
¿Cuál de los siguientes apartados podría estar más relacionado con las técnicas de sincronización en un sistema computador?
a. Tabla de vectores de interrupción

b. Petición de transferencia de datos por DMA
c. Entrada/salida por programa
d. Procesador de entrada/salida
La respuesta correcta es: Tabla de vectores de interrupción
Pregunta 7
Finalizado

Si en la programación de un sistema de interrupciones basado en el controlador i8259 enviamos el byte 11101000 como palabra ICW3 a un
controlador, podremos afirmar que:
a. Estamos diseñando un sistema de interrupciones de hasta 36 niveles de interrupción.

b. Estamos programando un controlador esclavo o maestro indicándole que utilice el vector 0xE8 para la línea IRQ0.
c. Estamos programando un controlador esclavo
La respuesta correcta es: Estamos diseñando un sistema de interrupciones de hasta 36 niveles de interrupción.
Pregunta 8 
Finalizado
En relación a las funciones típicas asociadas a un interfaz, ¿Cuál de las siguientes funciones no es tarea del interfaz?

c. Conceder el uso de los buses a un controlador de DMA cuando los datos están listos para ser transferidos.
La respuesta correcta es: Conceder el uso de los buses a un controlador de DMA cuando los datos están listos para ser transferidos.
Pregunta 9
Finalizado
¿Qué efecto tiene en el controlador de interrupciones PIC8259 el envío de un comando de "final de interrupción no específico"?
a. Pone a cero (resetea) el bit activo más prioritario del registro IRR
b. Pone a cero (o resetea) el bit del registro ISR que corresponda a la línea de interrupción más prioritaria en servicio.
c. Pone a cero el bit activo más prioritario tanto del registro IRR como del registro ISR para dejar la línea IRQn preparada para otra
petición de interrupción.
La respuesta correcta es: Pone a cero (o resetea) el bit del registro ISR que corresponda a la línea de interrupción más prioritaria en servicio.
Pregunta 10
Finalizado
En un sistema de interrupciones con gestión de prioridades por Daisy-chain y vectorizado ¿cuál de las siguientes afirmaciones es cierta?
a. La CPU informa de un ciclo de reconocimiento de interrupción con la señal de reconocimiento de interrupción (INTA) y la
identificación de los dispositivos se realiza por consulta de estado.
b. La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y la identificación de los
dispositivos se realiza leyendo sus registros de estado.
c. La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y el dispositivo se identifica
por un dato que deposita en el bus.
d Todas las respuestas dadas son falsas
d. Todas las respuestas dadas son falsas
La respuesta correcta es: La gestión de prioridades queda establecida por el orden en que los dispositivos reciben la señal INTA y el
dispositivo se identifica por un dato que deposita en el bus.
Ir a...




EII »
40964 »
AUTOEVALUACIÓN »

Estado Finalizado
empleado

Pregunta 1
Finalizado
Un sistema empotrado para controlar un sistema anticolisión en un coche sería clasificado como un:
a. Soft real-time embedded system

Pregunta 2
Finalizado
Cada puerto del microcontrolador ATmega 2560 lleva asociado tres registros: DDRx, PORTx y PINx. ¿Cuál de las siguientes afirmaciones es
cierta?
a. El registro DDRx se utiliza para la salida de datos

b. El registro PINx se utiliza para la entrada de datos o leer el estado de los pines.
c. Estos registros, solo se pueden leer o escribir.
La respuesta correcta es: El registro PINx se utiliza para la entrada de datos o leer el estado de los pines.
Pregunta 3
Finalizado
En relación a los diferentes modos de ahorro de energía que tiene el microcontrolador ATmega 2560, ¿Cuál de las siguientes afirmaciones
es cierta?
a. Tiene dos modos básicos para el ahorro de energía: idle y standby.

b. De un modo de ahorro energético solo se puede salir con un reset.
c. De cualquier modo de ahorro energético siempre se puede salir con una interrupción externa.
d. La CPU puede estar operativa en alguno de los modos de ahorro de energía.
La respuesta correcta es: De cualquier modo de ahorro energético siempre se puede salir con una interrupción externa.
Pregunta 4
Finalizado
a. Es necesario que tenga una resistencia de “pull-up” y funciona como un AND-implícito.

b. Es necesario que tenga una resistencia de “pull-down” y funciona como un OR-implícito. 
c. Sus valores de salida, pueden ser “alto” (high), bajo (low) o “desconectado”(“alta impedancia o “three-state”).
La respuesta correcta es: Sus valores de salida, pueden ser “alto” (high), bajo (low) o “desconectado”(“alta impedancia o “three-state”).
Pregunta 5
Finalizado

c. El dispositivo que inicia una transferencia, genera las señales del reloj y termina un envío de datos
Pregunta 6
Finalizado
El WCET basado en mediciones …
a. se determina según el análisis del programa y hardware destino

b. Siempre se determina mediante rutinas del sistema.
c. En general, depende de los datos de entrada y la metodología de medición
La respuesta correcta es: En general, depende de los datos de entrada y la metodología de medición
Pregunta 7
Finalizado
¿Cuál de los siguientes factores es el más importante para garantizar el funcionamiento de una aplicación en Tiempo Real?
a. average-case execution time (ACET)
b. best-case execution time (BCET)
c. worst-case execution time (WCET)
La respuesta correcta es: worst-case execution time (WCET)
Pregunta 8
Finalizado


El WCET basado en análisis ….
a. se basa en usar rutinas del sistema para monitorizarlo.

b. esfuerzo de análisis ocasionalmente es muy elevado, pero siempre produce un resultado que evita la realización de muchos tests
c. Cuando es posible usarlo, puede aseguras la seguridad del resultado y evita el esfuerzo de realizar muchos tests
La respuesta correcta es: Cuando es posible usarlo, puede aseguras la seguridad del resultado y evita el esfuerzo de realizar muchos tests
Pregunta 9
Finalizado
El conversor Digital-Analógico (DAC) en escalera R/2R ...
a. no se usa porque el número de resistencias y transistores crece exponencialmente con el número de bits
b. es el menos escalable de todos.
c. tiene un coste de implementación de 2n resistencias y transistores
La respuesta correcta es: tiene un coste de implementación de 2n resistencias y transistores
Pregunta 10
Finalizado

d. Tengo que leer la señal SCL para ver si ha sido “intervenida” poniéndola a 0, y en ese caso esperar a que la liberen.
La respuesta correcta es: significa que está disponible para continuar.

◄ Autoevaluación Módulo 1
Ir a...
Entrega de informe Práctica 1 (fecha límite: 10/10/2021 ►





EII »
40964 »
AUTOEVALUACIÓN »

Estado Finalizado
empleado

Pregunta 1
Finalizado
Los sistemas empotrados que se integran en los aparatos domésticos con fines de control, en general, se caracterizan por ser:
a. De alto rendimiento
b. De alto coste
c. De bajo consumo
Pregunta 2
Finalizado
Un sistema empotrado para controlar un sistema anticolisión en un coche sería clasificado como un:
a. Soft real-time embedded system

Pregunta 3
Finalizado
¿Cuál de las siguientes opciones sería la más apropiada para definir un microcontrolador?
a. Un sistema de cómputo formado por procesador y memoria que luego se puede ampliar con una gran variedad de interfaces de
entrada/salida disponibles en el mercado.
b. Un sistema de cómputo de propósito específico que, integra, en un mismo chip, el procesador, la memoria y la entrada/salida
aunque de alto consumo energético.
c. Un sistema de cómputo de propósito específico orientado a tareas de control y de bajo coste.
d. Un sistema de cómputo con las características de B) y C)
La respuesta correcta es: Un sistema de cómputo de propósito específico orientado a tareas de control y de bajo coste.
Pregunta 4
Finalizado

b. El dispositivo que recibe datos desde el Bus 
c. El dispositivo que inicia una transferencia, genera las señales del reloj y termina un envío de datos
Pregunta 5
Finalizado

Pregunta 6
Finalizado

Pregunta 7
Finalizado
¿Cuál de los siguientes factores es el más importante para garantizar el funcionamiento de una aplicación en Tiempo Real?
a. average-case execution time (ACET)
b. best-case execution time (BCET)
c. worst-case execution time (WCET)
La respuesta correcta es: worst-case execution time (WCET)
Pregunta 8
Finalizado


La función de transferencia ...
a. es una función matemática lineal.

b. es una función matemática no lineal.
c. expresa la relación que existe entre la entrada y la salida
d. todas son ciertas.
La respuesta correcta es: expresa la relación que existe entre la entrada y la salida
Pregunta 9
Finalizado

d. Por el “Transmisor” (Transmiter) para poder iniciar y terminar la transmisión, aunque el receptor puede utilizar la de “Parada” (Stop)
para detener la transmisión si no pudiese continuar recibiendo datos.
La respuesta correcta es: Son siempre generadas por el “Maestro” (Master)
Pregunta 10
Finalizado

b. Es necesario que tenga una resistencia de “pull-down” y funciona como un OR-implícito.
Ir a...






EII »
40964 »
AUTOEVALUACIÓN »

Estado Finalizado
empleado

Pregunta 1
Finalizado
¿Cuál de las siguientes afirmaciones respecto a la CPU del microcontrolador 2560 es cierta?
a. El procesador tiene un repertorio de instrucciones complejo

b. El microntrolador tiene una arquitectura Von Neumann
c. La mayoría de las instrucciones son de 16 bits
La respuesta correcta es: La mayoría de las instrucciones son de 16 bits
Pregunta 2
Finalizado
¿Cuál de las siguientes opciones sería la más apropiada para definir un microcontrolador?
a. Un sistema de cómputo formado por procesador y memoria que luego se puede ampliar con una gran variedad de interfaces de
entrada/salida disponibles en el mercado.
b. Un sistema de cómputo de propósito específico que, integra, en un mismo chip, el procesador, la memoria y la entrada/salida
aunque de alto consumo energético.
c. Un sistema de cómputo de propósito específico orientado a tareas de control y de bajo coste.
d. Un sistema de cómputo con las características de B) y C)
La respuesta correcta es: Un sistema de cómputo de propósito específico orientado a tareas de control y de bajo coste.
Pregunta 3
Finalizado
Los timers del microcontrolador Atmega 2560 se pueden utilizar para:
a. Generar señales senoidales

b. Generar señales en diente de sierra
c. Generar señales digitales (0/1)
d. Para cualquiera de las anteriores funciones 
La respuesta correcta es: Generar señales digitales (0/1)
Pregunta 4
Finalizado
b. es el menos escalable de todos. 
Pregunta 5
Finalizado

Pregunta 6
Finalizado

d. Por el “Transmisor” (Transmiter) para poder iniciar y terminar la transmisión, aunque el receptor puede utilizar la de “Parada” (Stop)
para detener la transmisión si no pudiese continuar recibiendo datos.
Pregunta 7
Finalizado

El Conversor Digital-Analógico (DAC) por división de voltaje ...
a. es que se suele usar porque minimiza el número de resistencias y transistores necesarios.

b. no se usa porque el número de resistencias es bajo pero el de transistores es elevado.
c. no se usa porque el número de resistencias y transistores crece exponencialmente con el número de bits.
La respuesta correcta es: no se usa porque el número de resistencias y transistores crece exponencialmente con el número de bits.
Pregunta 8
Finalizado
Puntúa 1,0 sobre 1,0 

Pregunta 9
Finalizado
El Conversor Analógico-Digital (ADC) tipo flash ...
a. tiene una elevada inmunidad al ruido y una elevada exactitud.

b. es sencillo y barato, con una buen compromiso entre coste y velocidad, con precisión intermedia.
c. es el más rápido, limitado solo por la cantidad de comparadores disponibles.
La respuesta correcta es: es el más rápido, limitado solo por la cantidad de comparadores disponibles.
Pregunta 10
Finalizado

La respuesta correcta es: En general, depende de los datos de entrada y la metodología de medición

Ir a...







EII »
40964 »
AUTOEVALUACIÓN »

Estado Finalizado
empleado

Pregunta 1
Finalizado
¿Cuál de las siguientes configuraciones de memoria es correcta para el microcontrolador ATmega 2560?
a. 256KB flash, 8KB SRAM y 4KB EEPROM

b. 64KB flash, 8KB SRAM y 4KB EEPROM
c. 256KB flash, 16KB SRAM y 2KB EEPROM
La respuesta correcta es: 256KB flash, 8KB SRAM y 4KB EEPROM
Pregunta 2
Finalizado
b. De alto coste
c. De bajo consumo
Pregunta 3
Finalizado

Pregunta 4
Finalizado
¿Sistemas "Soft Real Time se refiera a ?
a. sistemas críticos donde es absolutamente necesario que se cumplan las los límites de tiempo de ejecución.
b. sistemas en los que hay que cumplir las restricciones de tiempo son de mucha importancia pero el sistema puede seguir operando
si ocasionalmente no lo logra.
c. Son sistemas donde no cumplir los límites de tiempo implican efectos inaceptables, graves 
o desastrosos.
La respuesta correcta es: sistemas en los que hay que cumplir las restricciones de tiempo son de mucha importancia pero el sistema puede
seguir operando si ocasionalmente no lo logra.
Pregunta 5
Finalizado

Pregunta 6
Finalizado
El embedded ATmega2560 posee un conversor analógico-digital ...
a. tipo flash de 10 bits de precisión.

Pregunta 7
Finalizado

Pregunta 8
Finalizado



Pregunta 9
Finalizado
Pregunta 10
Finalizado


Ir a...





EII »
40964 »
AUTOEVALUACIÓN »

Estado Finalizado
empleado

Pregunta 1
Finalizado
¿Cuál de las siguientes configuraciones de memoria es correcta para el microcontrolador ATmega 2560?
a. 256KB flash, 8KB SRAM y 4KB EEPROM

b. 64KB flash, 8KB SRAM y 4KB EEPROM
c. 256KB flash, 16KB SRAM y 2KB EEPROM
La respuesta correcta es: 256KB flash, 8KB SRAM y 4KB EEPROM
Pregunta 2
Finalizado
b. De alto coste
c. De bajo consumo
Pregunta 3
Finalizado

Pregunta 4
Finalizado
¿Sistemas "Soft Real Time se refiera a ?
a. sistemas críticos donde es absolutamente necesario que se cumplan las los límites de tiempo de ejecución.
b. sistemas en los que hay que cumplir las restricciones de tiempo son de mucha importancia pero el sistema puede seguir operando
si ocasionalmente no lo logra.
c. Son sistemas donde no cumplir los límites de tiempo implican efectos inaceptables, graves 
o desastrosos.
La respuesta correcta es: sistemas en los que hay que cumplir las restricciones de tiempo son de mucha importancia pero el sistema puede
seguir operando si ocasionalmente no lo logra.
Pregunta 5
Finalizado

Pregunta 6
Finalizado
El embedded ATmega2560 posee un conversor analógico-digital ...
a. tipo flash de 10 bits de precisión.

Pregunta 7
Finalizado

Pregunta 8
Finalizado



Pregunta 9
Finalizado
Pregunta 10
Finalizado


Ir a...




Autoevaluación Módulo 2: Revisión del intento https://aep22.ulpgc.es/mod/quiz/review.php?attempt=74112&cmid=1680114
!
"
1 de 5 16/11/21, 14:46
Comenzado el martes, 16 de noviembre de 2021, 14:34

Estado Finalizado
Finalizado en martes, 16 de noviembre de 2021, 14:37
empleado
Pregunta 1
Finalizado
"
Los sistemas empotrados que se integran en los aparatos domésticos con fines de control, en general, se
caracterizan por ser:
b. De alto coste
c. De bajo consumo
Pregunta 2
Sin contestar
Puntúa como 1,0
En relación a los diferentes modos de ahorro de energía que tiene el microcontrolador ATmega 2560, ¿Cuál de las
a. Tiene dos modos básicos para el ahorro de energía: idle y standby.

b. De un modo de ahorro energético solo se puede salir con un reset.
c. De cualquier modo de ahorro energético siempre se puede salir con una interrupción externa.
d. La CPU puede estar operativa en alguno de los modos de ahorro de energía.
La respuesta correcta es: De cualquier modo de ahorro energético siempre se puede salir con una interrupción
externa.
Pregunta 3
Sin contestar
Puntúa como 1,0
En la generación de señales PWM con los timers del microcontrolador ATmega 2560, ¿Cuál de las siguientes
#
El rango de frecuencias de las señales PWM es mayor cuando el TOP es definido por el registro OCRxA.
2 de 5 16/11/21, 14:46
a. El rango de frecuencias de las señales PWM es mayor cuando el TOP es definido por el registro OCRxA.
b. El rango de frecuencias de las señales PWM solo depende del valor N del prescaler.
c. Un timer de 16 bits, siempre genera tres señales PWM simultáneas, pero de diferentes frecuencias.
d. Todas las anteriores son falsas "
La respuesta correcta es: El rango de frecuencias de las señales PWM es mayor cuando el TOP es definido por el
registro OCRxA.
Pregunta 4
Sin contestar
Puntúa como 1,0
El foto transistor ...
a. tiene el emisor expuesto a la luz y reacciona a ella permitiendo la conducción entre la base y el emisor
b. tiene el colector expuesto a la luz y reacciona a ella permitiendo la conducción entre el colector y la base
c. tiene la base expuesta a la luz y reacciona a ella permitiendo la conducción entre el colector y el emisor.
d. todas las otras son falsas
La respuesta correcta es: tiene la base expuesta a la luz y reacciona a ella permitiendo la conducción entre el
colector y el emisor.
Pregunta 5
Sin contestar
Puntúa como 1,0
Los “bus transceivers”:
a. Pueden funcionar alternativamente como “driver” y como “receiver” y por lo tanto debe existir una señal de
control para especificarlo.
b. Están asociados específicamente a los puertos de entrada del computador y se utilizan para elevar el nivel de
señal.
c. Se utilizan en la jerarquía de buses PCI (arquitectura entreplanta) para poder acoplar el bus más lento con el
superior más rápido
d. Se han introducido con las versiones serie de los buses, como el PCI _Express, en el que hay que
implementar los canales bidireccionales de comunicación. #
3 de 5 16/11/21, 14:46
"

d. Por el “Transmisor” (Transmiter) para poder iniciar y terminar la transmisión, aunque el receptor puede
utilizar la de “Parada” (Stop) para detener la transmisión si no pudiese continuar recibiendo datos.
Pregunta 7
Sin contestar
Puntúa como 1,0
La función de transferencia ...
a. es una función matemática lineal.

b. es una función matemática no lineal.
c. expresa la relación que existe entre la entrada y la salida
d. todas son ciertas.
La respuesta correcta es: expresa la relación que existe entre la entrada y la salida
Pregunta 8
Sin contestar
Puntúa como 1,0

#
4 de 5 16/11/21, 14:46
"

b. esfuerzo de análisis ocasionalmente es muy elevado, pero siempre produce un resultado que evita la
realización de muchos tests
c. Cuando es posible usarlo, puede aseguras la seguridad del resultado y evita el esfuerzo de realizar muchos
tests
La respuesta correcta es: Cuando es posible usarlo, puede aseguras la seguridad del resultado y evita el esfuerzo de
realizar muchos tests
Web: Asistencia técnica e-mail: $ [email protected]
E-mail: $ [email protected] Tlf: (+34)928 45 9596
Pregunta 10 Tlf: (+34)928 45 1234 Sólo para estas páginas
Sin contestar Qué se puede solicitar
Puntúa como 1,0

#
5 de 5 16/11/21, 14:46

Preguntas

Cargado por

Copyright:

Formatos disponibles

Preguntas

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Preguntas

Cargado por

Copyright:

Formatos disponibles

lOMoARcPSD|10500244

PEI 2018 definitivo - preguntas

Periféricos e Interfaces (Universidad de Las Palmas de Gran Canaria)

StuDocu is not sponsored or endorsed by any college or university

Examen de convocatoria general y extraordinaria 2012.

a) Lo entendería como una medida de rendimiento de un sistema de almacenamiento en red.

a) Usar buses síncronos.

6. En relación al uso de la consulta de estado en un sistema computador podemos decir que:

a) El "overhead" o gasto de tiempo de CPU es independiente de la velocidad de los dispositivos.

Downloaded by Patita Cuak ([email protected])

9. En un sistema de interrupciones vectorizado y en daisy-chain ¿cuál de las siguientes afirmaciones es cierta?:

a) La CPU informa de un ciclo de reconocimiento de interrupción con la señal de reconocimiento de interrupción

a) Registro "status" = 0x0201.

Downloaded by Patita Cuak ([email protected])

13 . Una línea de un bus que es "open-collector" ...

a) Es activada por el dispositivo seleccionado cuando ha reconocido su dirección. (DEVSEL#)

15. La latencia de la transmisión en un bus paralelo ...:

16. El bus PCI de 64 bits tiene ...

a) Líneas de test que siguen el estándar IEEE para procedimientos de test.

17. El método de arbitraje ...:

Downloaded by Patita Cuak ([email protected])

18. El propósito de las líneas de control es ...:

a) Designar la fuente o el destino del dato situado en el bus de datos.

19. En un sistema de bus único con muchos dispositivos ...

20. En el caso de un bus multiplexado ...

a) Realizar transferencias de memoria a periférico.

a) La señal D+ estaría a 5 voltios y D- a cero.

23. De forma genérica, la línea de control típica de escritura en memoria ...:

a) Indica que el dato de la posición direccionada se sitúe en el bus.

Downloaded by Patita Cuak ([email protected])

24. Los buses síncronos ...

a) Son utilizadas para intercambio masivo de datos en los dispositivos multimedia.

a) Se ha conectado un dispositivo "high speed".

a) Un campo formado por 12 bits a "1".

Downloaded by Patita Cuak ([email protected])

a) Los teclados de membrana son menos duraderos que los mecánicos.

Downloaded by Patita Cuak ([email protected])

a) Falsas detecciones de toques en las pantallas "Surface Capacitance".

a) La referencia del producto dada por el fabricante.

38. En la generación de códigos de barra "QR code" podemos afirmar que:

39. Una impresora de chorro de tinta continúa:

a) Dispone de cabezales de impresión de tecnología térmica. Demanda de gota. Diapositiva 12 de M3T2.

Downloaded by Patita Cuak ([email protected])

43 . En las impresoras láser ¿qué papel desempeña el cilindro fotoconductor?

a) Es el dispositivo que con ayuda de calor fija el tóner al papel. (Fusor).

44 . El cristal líquido de tipo STN:

45 . Respecto al cristal líquido de tipo TN podemos afirmar que:

a) Es fácil fabricación y no le afecta la temperatura.

46. En un sistema de almacenamiento "RAID 4, una doble escritura "corta"...":

Downloaded by Patita Cuak ([email protected])

47 . Las cintas magnéticas para copia de seguridad de bobina abierta ("reel-to-reel"):

48 . La coercitividad magnética ...:

c. El sistema es capaz de gestionar hasta 1024 líneas de interrupción de forma vectorizada.

d. No tiene instrucciones de interrupción (interrupciones software).

e. Todas las anteriores son falsas.

b. El i8259 permite implementar un sistema de interrupciones vectorizado.

Downloaded by Patita Cuak ([email protected])

3. Cuando en el diseño de un sistema computador se maneja los TPC-C, se ha de entender que:

a. Es un benchmark para medir el rendimiento de la CPU.

b. Se está calculando el ancho de banda de la entrada-salida.