ELECTRÓNICA DIGITAL

CÓDIGO: 243004

TAREA 2
SISTEMAS DE NUMERACION
Y SIMPLIFICACION DE FUNCIONES LOGICAS

PRESENTADO A LA TUTORA:
SANDRA MILENA GARCIA

ENTREGADO POR:
ANDRES FELIPE GONZALEZ HERRAN
CÓDIGO: 1.115.073.526
GERMAN TORO SANCHEZ
CODIGO: 94.315.491
BYRON URIEL GOMEZ
CODIGO: 1.115.081.995
RICARDO JOSE HERNANDEZ OROZCO
CODIGO:1.010.094.028
HANSEL BUITRAGO SALAZAR
CODIGO:

GRUPO: 243004_41

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA – UNAD

ESCUELA DE CIENCIAS BÁSICAS, INGENIERÍAS Y TECNOLOGÍAS
SEPTIEMBRE DE 2021.
 INTRODUCCION

El buen desarrollo a través de la historia nos ha permitido obtener la eficiencia en diferentes

procesos por medio de la tecnología y los sistemas es por esto el enfoque en la electrónica
digital y su importancia en sus diferentes formas de aplicación.

En este documento se comenzará a evaluar y desarrollar el análisis de los principios básicos

aplicados para el buen desarrollo de los circuitos digitales y el uso de desarrollo de
herramientas computacionales. Por medio del reconocimiento de tipos de compuertas su
funcionamiento y la forma de aplicación a través de ejercicios e implementación de funciones
aplicadas en la industria desarrollado por medio del software on line EDAPlayGround.

OBJETIVOS
Objetivo general
Conocer los principios básicos y procesos que conforman la electrónica digital teniendo en
cuenta las diferentes formas de su uso de aplicación a través de diversos procesos emplear los
sistemas de numeración y métodos de conversión y simplificación mediante ejercicios
matemáticos desarrollando a través de estos mapas de Karnaugh para la solución de circuitos
lógicos implementados y simulados en el programa EDAPLAYGROUND.

Objetivo Especifico

 Desarrollar diferentes ejercicios a través de métodos de conversión como lo son

base10 a hexadecimal y binario.

 Identificar y convertir los sistemas de complemento a2 a bits indicados.

 Implementar funciones booleanas utilizando y desarrollando tablas de verdad y mapas

de Karnaught.

 Crear, simular y analizar el desarrollo del ejercicio resuelto a través del software
EDAPlayGround.

 Construcción del esquemático de la función a desarrollar.

 Entender el desarrollo de los ejercicios planteados.

ACTIVIDADES PARA DESARROLLAR

 1. Tarea 2

1.1 Realice las siguientes conversiones de base 10 a la base indicada.

a. 650,20 a Hexadecimal

b. 501,25 a Binario

c. 75,3 a Hexadecimal

d. 120,1 a Binario

Solución:

a. 650,20 a Hexadecimal
b. 501,25 a Binario

c.

75,3 a Hexadecimal
d. 120,1 a Binario
 1.2 Convierta los siguientes números a complemento a 2 con el número bits indicados.

a. -13 con 6 bits.

b. -39 con 6 bits

c. -100 con 8 bits

d. -29 con 6 bits

Solución:

a. -13 con 6 bits.

b. -39 con 6 bits

c. -100 con 8 bits

d. -29 con 6 bits
3.Sea la siguiente función Booleana (Secciones 2.3 y 2.4 del libro de Muñoz):

F ( A , B , C , D )=∑ ( 2,4 , 6,8 , 10,12)

a) Utilizando mapas de Karnaught encuentre la mínima expresión Suma de Productos.

Solución

a) Para llegar al desarrollo de mínima expresión de suma de productos planteamos la

solución a través del siguiente mapa de Karnaught.
F ( A , B , C , D )=∑ ( 2,4 , 6,8 , 10,12)

Realizamos nuestra tabla de verdad para realizar la aplicación luego en nuestro

mapa Karnaught para llegar a la mínima expresión.

A B C D F
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 0
3 0 0 1 1 1
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 0
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 1
14 1 1 1 0 0
 A B C D F
15 1 1 1 1 1

Después de tener nuestra tabla de verdad definimos la posición de los números en las casillas
de nuestro mapa de Karnaught teniendo en cuenta la identificación por regla de nuestro mapa.
En la posición de nuestras casillas de nuestro mapa colocamos los números de la suma dadas
en nuestra función que en este caso serian: (2,4,6,8,10,12) le asignamos en cada casilla de

nuestro mapa el número 1.

Realizando el dobles de nuestro mapa y verificando que se cumple la regla realizamos la

siguiente asociación para la suma de productos. Con colores podemos resaltar como quedaron
los grupos.

A B C D F
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 1
7 0 1 1 1 0
8 1 0 0 0 1
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 0
12 1 1 0 0 1
13 1 1 0 1 0
14 1 1 1 0 0
15 1 1 1 1 0

Como resultado realizamos nuestra suma de productos quedando así:   F= −BC−D+−AB−D+A−C−D

b) Utilizando mapas de Karnaught encuentre la mínima expresión Producto de Sumas.

Para llegar al desarrollo de mínima expresión producto de sumas planteamos la solución a
través de nuestra tabla de verdad y posteriormente realizar la aplicación en el siguiente mapa
de Karnaught.

F ( A , B , C , D )=∑ ( 2,4 , 6,8 , 10,12)

Realizamos nuestra tabla de verdad para realizar la aplicación luego en nuestro

mapa Karnaught para llegar a la mínima expresión.

A B C D F
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 1
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 0
12 1 1 0 0 1
13 1 1 0 1 0
14 1 1 1 0 0
15 1 1 1 1 0
Después de tener nuestra tabla de verdad realizamos la comprobación en el mapa de
Karnaught esta vez llenando las casillas donde no se colocó el número 1 con el número 0.

Realizando el dobles de nuestro mapa y verificando que se cumple la regla realizamos el

proceso para llegar a la mínima expresión producto de sumas. Con colores podemos resaltar
como quedaron los grupos.

Como resultado realizamos la mínima expresión producto de sumas quedando así:

    S=( A+B+C ) * (−A +−B+−C ) * (−D )

c) implemente en VHDL ambas expresiones usando el software EDAPLAYGROUND. En el
informe debe incluir una impresión de pantalla de la descripción en VHDL y la simulación.

Descripción suma de productos función simplificada

F =  − B C − D +− A B − D + A −C − D

Pantallazo 1

Pantallazo 2
Pantallazo 3

Pantallazo 4 simulación
Descripción suma de productos función simplificada

F = ( A + B +C ) * ( − A +−B +−C ) * (− D )  

Pantallazo 1

Pantallazo 2 simulación función simplificada F=( A +B+C ) * (− A +−B+−C ) * (−D)

C) construir el esquemático para la función simplificada.

Esquemático de la función simplificada suma de productos F= −BC−D+−A B−D+A−C−D

4. En una despulpadora se dispone de 4 grupos de motores en todo el proceso de
producción y se desea monitorizar estos motores. Para ello cada grupo dispone de un
sensor que se activa (1) si el grupo está funcionando correctamente y se desactiva (0)
en caso de que se detecte un fallo en el grupo. Diseñe un circuito que a partir de la
información proporcionada por estos sensores active una señal cuando falle sólo uno
de los grupos, otra cuando fallen dos o más grupos.

a. Encuentre una tabla de verdad que modele el

funcionamiento del circuito. Esta tabla tendrá 4 entradas (una por cada sensor) y dos
salidas (una cuando falla un grupo y otra para indicar cuando está fallando más de un
grupo).

Para este ejercicio procedemos a nombras las entradas y salidas

Entrada M1= A

Entrada M2= B

Entrada M3 = C

Entrada M4 = D

Sensor Falla un Grupo = F1

Sensor Falla más de 1 grupo = F2

Funcionando = 1

Fallando = 0

A B C D F1 F2
0 0 0 0 0 0 1
1 0 0 0 1 0 1
2 0 0 1 0 0 1
3 0 0 1 1 0 1
4 0 1 0 0 0 1
5 0 1 0 1 0 1
6 0 1 1 0 0 1
 7 0 1 1 1 1 0
8 1 0 0 0 0 1
9 1 0 0 1 0 1
10 1 0 1 0 0 1
11 1 0 1 1 1 0
12 1 1 0 0 0 1
13 1 1 0 1 1 0
14 1 1 1 0 1 0
15 1 1 1 1 0 0
Posteriormente procedemos a realizar nuestra tabla de verdad

C) Simplifique dicha tabla de verdad usando Karnaught e impleméntela en VHDL

Solución
Realizamos la simplificación de la falla 1 a través de nuestro mapa

Como resultado nuestra mínima expresión queda de la siguiente manera:

S=− A  B C D+ A−BC D+ A B−C D+A B−C D
A B C D F1
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 1
 8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 0
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 0

Realizamos la simplificación de la falla 2 a través de nuestra tabla para aplicar en nuestro

mapa.
A B C D F
2
0 0 0 0 0 1
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 1
5 0 1 0 1 1
6 0 1 1 0 1
7 0 1 1 1 0
8 1 0 0 0 1
9 1 0 0 1 1
1 1 0 1 0 1
0
1 1 0 1 1 0
1
1 1 1 0 0 1
2
1 1 1 0 1 0
3
1 1 1 1 0 0
4
1 1 1 1 1 0
5

Realizamos la representación en nuestro mapa

Después de realizar la agrupación y el dobles de nuestro mapa definimos nuestra función
quedando así: S= −A  −B+−C  +−D  

C) simule su diseño en EDAPLAYGROUND para comprobar el correcto funcionamiento de

su circuito.
Realizamos la implementación de la falla 1 en VHDL a través del programa
EDAPLAYGROUND

Simulación de la función en el programa EDAPLAYGROUND

Realizamos la implementación de la falla 2 en VHDL a través del programa
EDAPLAYGROUND

Simulación de la función con la falla2 en el programa EDAPLAYGROUND

5.Sea la función booleana, en donde los primeros términos son los mintérminos (m) y los
segundos (d) son condiciones libres.

F ( A,B,C , D )=∑ (0,10,12,13 )+∑d (1,2,5,7,8,11)

a. Encuentre la mínima expresión SOP, usando mapas de Karnaught.

A B C D F
0 0 0 0 0 1
1 0 0 0 1 X
2 0 0 1 0 X
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 X
6 0 1 1 0 0
7 0 1 1 1 X
8 1 0 0 0 X
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 X
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 0
15 1 1 1 1 0

Realizamos nuestra tabla de verdad y luego aplicamos las condiciones

correspondientes en las casillas de nuestro mapa.
 Después de definir nuestro mapa el cual nos muestra nuestra función S=A B−C+−B−D  

b. Implemente en VHDL la expresión usando el software EDAPLAYGROUND. En el

informe debe incluir una impresión de pantalla de la descripción en VHDL y la
simulación.

Pantallazo Descripción en VHDL de la función

Simulación de la función en el programa EDAPLAYGROUND

CONCLUSIONES

Como resultado se aprendió al buen desarrollo e implementación de una función especifica

desarrollando y aplicando tablas de verdad y a su vez mapas de Karnaught comprobando y
simulando a su vez el funcionamiento y comportamiento de dicha función en el programa
EDAPLAYGROUND.
Bibliografía

https://openlibra.com/es/book/introduccion-a-los-sistemas-digitales

https://drive.google.com/drive/folders/1JjCgZSw1KY5fq99l8rOe9oNw4uPe83Ii

 http://hdl.handle.net/10596/22561