Laboratorio de Circuitos Digitales

Informe previo N°03

Valenzuela Atencio, Luis Angel
[email protected]
Facultad de Ingeniería Eléctrica y Electrónica
Universidad Nacional Mayor de San Marcos

I. OBJETIVOS
- Analizar circuitos lógicos combinacionales. 2. Explicar cómo utilizar los mapas de Karnaugh para
realizar la simplificación de expresiones booleanas de 3 o
- Representar funciones lógicas, utilizando el álgebra de 4 variables.
Boole y verificar su tabla de verdad.
- Simplificar circuitos lógicos combinacionales utilizando El mapa de Karnaugh es una distribución booleana
los mapas de Karnaugh. utilizada para simplificar funciones. Por lo general se
utilizan hasta funciones de 4 variables. Para el resto de
II. CUESTIONARIO funciones se usa el método de Quine McCluskey.
1. Explicar las 2 formas estándar de representar una A) Para funciones de tres variables: Sea la función
expresión lógica booleana: SOP y POS.
F= X́ Y Ź + X́ YZ + X Ý Ź + X Ý Z + XYZ
A) Funciones suma de productos (SOP): Estas funciones
se caracterizan por estar compuestas de bloques de Cuya tabla de verdad es:
compuertas AND enlazadas mediante compuertas OR, TABLA 1
de la siguiente manera: TABLA DE VERDAD DE LA FUNCIÓN F
X Y Z F
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 0
Fig. 1 Ejemplo de función SOP.
1 1 1 1
Y se escriben de la siguiente forma:
F= A . B+C . D Construimos la tabla de Karnaugh, distribuyendo una
variable en la primera fila y las otras dos variables en las
Si los bloques de producto contuvieran a todas las columnas, el orden al colocar los unos y ceros siempre
variables de la función, hablaríamos de la forma debe ser 00 – 01 – 11 – 10, para dos variables.
canónica de un SOP. TABLA 2
B) Funciones producto de sumas (POS): Estas funciones TABLA DE KARNAUGH DE LA FUNCIÓN F
son el dual de las funciones SOP, ya que se componen Y/Z 00 01 11 10
de bloques sumados (OR) enlazados entre sí por X
productos (AND). 0 0 0 1 1
1 1 1 1 0

Como hemos visto, se completa la tabla de acuerdo a

la tabla de verdad hallada al comienzo, con los mismos
valores.
A continuación debemos “agrupar”, los valores que
contengan una salida 1, y de ellos extraer la función
Fig. 2 Ejemplo de función POS. simplificada:
Y se escriben de la siguiente manera: TABLA 3
TABLA DE KARNAUGH AGRUPADA DE LA FUNCIÓN F
F=( A+ B ) . ( C + D ) Y/Z 00 01 11 10
 X La función simplificada que obtenemos es:
0 0 0 1 1
1 1 1 1 0 F=B Ć D́+ Á B́ D+ ABD+ A B́ C D́
La función extraída es:

F=X Ý + XZ + X́ Y 3. Diseñar el circuito simplificado, utilizando mapas de

Karnaugh, que responde a la tabla de verdad mostrada
De esta manera hemos logrado simplificar la
en la figura.
expresión.
B) Para funciones de cuatro variables : Para cuatro
variables el procedimiento es similar, la diferencia está
en la construcción de la tabla de Karnaugh. Sea la
siguiente función booleana:

F= Á B́ CD + Á B Ć D́+ AB Ć D+¿
ABCD+ AB Ć D́+ Á B́ Ć D+ A B́ C D́
Hallamos su tabla de verdad:
TABLA 3
TABLA DE VERDAD DE LA FUNCIÓN
A B C D F Fig. 4 Tabla de verdad del enunciado.
0 1 1 1 0
0 1 1 0 0 Creamos la tabla de Karnaugh
0 1 0 1 0 TABLA 6
0 1 0 0 1 TABLA DE KARNAUGH DE LA FUNCIÓN F
0 0 1 1 1
B/C 00 01 11 10
0 0 1 0 0
A
0 0 0 1 1
0 1 1 1 0
0 0 0 0 0
1 0 1 0 0
1 1 1 1 1
1 1 1 0 0 Para obtener la forma simplificada agrupamos de la
1 1 0 1 1
siguiente manera:
1 1 0 0 1
1 0 1 1 0 TABLA 7
1 0 1 0 1 TABLA DE KARNAUGH AGRUPADA DE LA FUNCIÓN F
1 0 0 1 0
1 0 0 0 0 B/C 00 01 11 10
A
0 1 1 1 0
Luego con ello construimos el mapa de Karnaugh: 1 0 1 0 0

TABLA 4 La función simplificada es:

TABLA DE KARNAUGH DE LA FUNCIÓN
C/D 00 01 11 10 F= A B́+ Á C+ B́ C
A/B
00 0 1 1 0
01 1 0 0 0
Expresar la función F como una suma de productos
11 1 1 1 0
10 0 0 0 1 canónicos.
Para obtener la forma SOP agrupamos de la siguiente
De la misma forma que el caso anterior, debemos manera:
agrupar las salidas que tengan el valor de uno lógico.
F= Á B́ Ć + Á B́ C + Á BC + A B́ C
TABLA 5
TABLA DE KARNAUGH AGRUPADA DE LA FUNCIÓN Se agrupan todos los bloques que tengan una salida de
C/D 00 01 11 10 uno lógico.
A/B
00 0 1 1 0
Expresar la misma función como un producto de sumas
01 1 0 0 0 canónicas.
11 1 1 1 0
10 0 0 0 1 F=( A+ B́+C )( Á +B+ C ) ( Á+ B́+C ) ( Á+ B́+ Ć )
 De forma contraria, para este caso se agrupan los F= A . B́ . C+ Á . Ć+ B
bloques que tengan de salida un cero lógico.
F=( A+ B ) ( B́+ B ) ( C+ B )+ Á . Ć
4. Para el circuito mostrado obtener la tabla de verdad F=( A+ B ) ( C+ B ) + Á . Ć
para la salida “Z” en función de A, B, y C. Simplifique.
F=( Á´. B́ ) ( Ć ´. B́ )+ Á . Ć
´ ´´
F=( Á . B́ ) . (Ć . B́ ) . Á ´. Ć
´

Implementamos la función de compuertas NAND en

el DSCH:

Fig. 5 Esquema a simplificar.

Extraemos la función del esquema

´ ´ ) .( A´. B . B +C
´ )
Z= A ´. B+ ( A´. B. B+C
´ ´
Z= A ´. B . ( A ´. B . B+C ) . ( A´. B. B́ . Ć )
Z=A . B . ( A ´. B+ B+C
´ ) . ( A´. B . B́ . Ć )

Z=A . B . ( A . B+ B+C ) . ( A ´. B . B́ . Ć )
Fig. 8 Implementación de la función booleana F
Z=A . ( B+C ) . B . B́ . A´. B . Ć
Z=0 Con ello construimos la tabla de verdad:
TABLA 8
La función siempre tendrá un cero lógico en su salida,
TABLA DE VERDAD DE LA FUNCIÓN F
esto lo podemos confirmar implementando el circuito en
el DSCH y mostrando la gráfica de la función booleana. A B C F
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Fig. 6 Función implementada en el DSCH.

6. Diseñar un circuito lógico simplificado con puertas

NAND.
En una instalación se controla la Potencia (P), el Factor
de Potencia (F) y la intensidad eléctrica (I) consumida,
de forma que debe activarse una alarma cuando al menos
Fig. 7 Gráfica de la función, la salida Z siempre es cero lógico.
dos de estos parámetros sobrepasen un valor límite
detectado por un transductor con salida digital ("1" por
encima de dicho valor y "0" por debajo). Se controla
5. Escriba la tabla de verdad de la función : también el Voltaje (V) que alimenta la instalación, de
forma que la alarma también se active cuando ésta sea
F= A . B́ . C+ Á . Ć+ B inferior a un valor mínimo. Diseñe e implemente un
Implementar el circuito lógico correspondiente utilizando sistema electrónico digital que cumpla con lo anterior.
solo compuertas lógicas NAND de 2 entradas. Verificar Construimos la tabla de verdad en base a lo pedido en
experimentalmente la tabla de verdad. el enunciado.
Le damos forma a la función: TABLA 9
 TABLA DE VERDAD DE LA FUNCIÓN
P F I V F
0 0 0 0 1
0 0 0 1 0
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 1
0 1 1 1 1 Fig. 10 Medida de la señal en el trazo impreso
1 0 1 1 1
1 0 1 0 1
1 0 0 1 0
1 0 0 0 1
1 1 1 1 1
1 1 1 0 1
1 1 0 1 1
1 1 0 0 1

Realizamos la tabla de Karnaugh de la tabla de verdad:

TABLA 10
TABLA DE KARNAUGH DE LA FUNCIÓN Fig. 11 Medida de la señal en el pin de salida

C/D 00 01 11 10
A/B
00 1 0 0 1
01 1 0 1 1
11 1 1 1 1
10 1 0 1 1

Agrupando obtenemos la función simplificada:

F= D́+ AB+ Á BC + A B́ C
F= D́+ AB+ C ( Á B+ A B́ )
Implementamos en el DSCH para comprobar la tabla
de verdad.
Fig. 12 Representación gráfica de las mediciones.

De acuerdo a los gráficos, en la medida del trazo no hay

respuesta de la señal de salida, lo que da dos
posibilidades:
- El la soldadura del pin a la placa se haya separado
- El trazo de la placa está muy desgastado por lo que la
corriente ya no circula correctamente.

8. Simplificar las siguientes funciones lógicas utilizando los

mapas de Karnaugh:
Fig. 9 Implementación de la función booleana F
A) F(w,x,y,z) = Σ(0,1,2,4,5,6,8,9,12,13,14)
7. En la figura mostrada, se está probando el CI 74LS10. Se
han medido señales en ALTO en los pines 1 y 2. Al TABLA 11
aplicar luego una forma de onda de pulsos (INPUT) en el TABLA DE VERDAD DE LA FUNCIÓN
pin 13 y colocar la punta de prueba primero en el pin 12 w x y z F
0 0 0 0 1
y luego en el trazo impreso en la tarjeta conectada a este 0 0 0 1 1
pin se muestran las señales indicadas (Output.) 0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
 0 1 1 0 1 Implementamos la función de compuertas NAND en
0 1 1 1 0 el DSCH
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0

Realizamos su mapa de Karnaugh

TABLA 12
TABLA DE KARNAUGH DE LA FUNCIÓN Fig. 14 Implementación de la función resultante
9. Determinar el circuito simplificado para las siguientes
y/z 00 01 11 10
funciones:
w/x
00 1 1 0 1 (a) F(p,q,r,s) = Σ( (1, 4, 5, 6, 8, 9, 11, 13, 15)
01 1 1 0 1
TABLA 13
11 1 1 0 1
10 1 1 0 0 TABLA DE VERDAD DE LA FUNCIÓN
p q r s F
0 0 0 0 0
La función simplificada resultante: 0 0 0 1 1
0 0 1 0 0
F= ý + xy ź+ ẃ y ź 0 0 1 1 0
0 1 0 0 1
Implementamos la función en el DSCH y 0 1 0 1 1
0 1 1 0 1
comprobamos la tabla de verdad: 0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1

TABLA 14
TABLA DE KARNAUGH DE LA FUNCIÓN
r/s 00 01 11 10
p/q
Fig. 13 Implementación de la función resultante 00 0 1 0 0
01 1 1 0 1
B) F(A, B, C, D) = A’B’C’ + B’CD’ + A’BCD + AB’C’ 11 0 1 1 0
Implementar el circuito utilizando solamente compuertas 10 1 1 1 0
NAND.
La función simplificada resultante es:
F= B́ ( Á Ć +C D́+ A Ć ) + Á BCD F=s+ ṕ q ś+ p q́ ŕ + ṕ ŕ s
F= B́ ( Ć +C D́ ) + Á BCD
F= B́ ( Ć + D́ ) + Á BCD (b) GSAL(A,B,C,D) = Π(2, 3, 4, 5, 7, 12, 13)
´ TABLA 14
F= B́ ( C´ ´. D ) . Á BCD
´ TABLA DE VERDAD DE LA FUNCIÓN
A B C D G
´ 0 0 0 0 1
F= B́ ( C´ ´. D ) . Á´B+ CD
´ 0 0 0 1 1
0 0 1 0 0
´ ´ 0 0 1 1 0
´
F= B́ ( C ´. D ) . Á´B . CD
´ 0 1 0 0 0
0 1 0 1 0
 0 1 1 0 1
0 1 1 1 0 Fig. 16 Gráficas a evaluar.
1 0 0 0 1
1 0 0 1 1 Extraemos la función del esquema del circuito:
1 0 1 0 1
´ ´
1
1
0
1
1
0
1
0
1
0
F=( Á+ ´B́ ) . C+ Ć ´. D
1 1 0 1 0
1 1 1 0 1 F=( Á+ B́ ) . C+ Ć . D
1 1 1 1 1 Construimos su tabla de verdad:

TABLA 16
TABLA DE VERDAD DE LA FUNCIÓN
A B C D F
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
TABLA 15 0 1 0 0 0
TABLA DE KARNAUGH DE LA FUNCIÓN 0 1 0 1 1
0 1 1 0 1
r/s 00 01 11 10
0 1 1 1 1
p/q
1 0 0 0 0
00 1 1 0 0
1 0 0 1 1
01 0 0 0 1
1 0 1 0 1
11 0 0 1 1
1 0 1 1 1
10 1 1 1 1
1 1 0 0 0
1 1 0 1 1
La función simplificada resultante es: 1 1 1 0 0
1 1 1 1 0
G= ṕ q́ + pr + qr ś+ p q́ ŕ
Comparamos con la gráfica para hallar los puntos
10. En la siguiente figura: donde la gráfica es errónea y obtenemos lo siguiente:
Analizar las formas de onda mostradas y determinar el
posible error que ocurre en el circuito lógico.

Fig. 15 Circuito digital a estudiar.

La línea sombreada de rojo es errónea, por lo que

analizamos ahora los componentes para encontrar el
defecto.
 Analizando las compuertas, el defecto se encuentra en la
compuerta G2, cuyos valores deben ser 0 lógico en lugar
de 1 lógico.

III. CONCLUSIONES
 Las tabla de Karnaugh solo pueden simplificar funciones
de hasta cuatro variables, para más variables el método se
vuelve muy largo y dificultoso..
 Las formas canónicas SOP y POS nos sirven como base
para comenzar a simplificar funciones booleanas cuando
no se tiene la función de forma escrita.
 Los valores binarios que pueden tomar estos componentes
están definidos dentro de intervalos de tensión
establecidos de forma “oficial”.

IV. BIBLIOGRAFÍA
I. Sumas de Productos y Productos de Sumas, Métodos de Simplificación
Algebraica, Tecnológico de Monterrey, México. Recuperado de
http://homepage.cem.itesm.mx/pchavez/material/arqui/Modulos/Modulo
IISimplificacion/MaterialSimplificacion/SimplificacionAlgebraica/SOPy
POS/SOPyPOS.htm
II. Resistencias Pull-up, 5Hertz Electrónica. Recuperado de
https://www.5hertz.com/index.php?
route=tutoriales/tutorial&tutorial_id=10#:~:text=un%20pull
%2Ddown.-,4.,a%20los%20cambios%20de%20voltaje.