TECNOLÓGICO NACIONAL DE MÉXICO

INSTITUTO TECNOLÓGICO DE QUERETARO

INGENERÍA ELECTRÓNICA

INSTITUTO TECNOLÓGICO DE QUERÉTARO

Práctica # 7

“Contador síncrono”

Diseño Digital

Profesor: Agustín Barrera Navarro

Alumnos:
• Jesús Alejandro Ramírez Tovar

Carrera:
Ingeniería Electrónica

1
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

índice
Marco teórico…………………………………………………. 3
• Tecnología TTL………………………………………….3
• Ventajas ………………………………………………....5
• Desventajas………………………………………………5
• Algebra booleana…………………………………………6
• Tipos de flip flop…………………………………………8
• Mapas de Karnaugh………………………………………12
Desarrollo………………………………………………………16
• Material…………………………………………………..16
• Definición del problema………………………………….16
• Procedimiento…………………………………………….17
Conclusión……………………………………………………..21
Fuentes…………………………………………………………22

2
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

• Marco teórico

Tecnología TTL:

Aunque la tecnología TTL tiene su origen en los estudios de Sylvania,

fue Signetics la compañía que la popularizó por su mayor velocidad e
inmunidad al ruido que su predecesora DTL, ofrecida por Fairchild
Semiconductor y Texas Instruments, principalmente. Texas Instruments
inmediatamente pasó a fabricar TTL,con su familia 74xx que se
convertiría en un estándar de la industria .

Características Tecnología TTL:

➢ La tensión o voltaje de alimentación es de + 5 Voltios, con Vmin =

4.75 Voltios y Vmax= 5.25 Voltios.
➢ Vmax = 5.25 Voltios.
➢ Su fabricación es con transistores bipolares multiemisores.
➢ La velocidad de transmisión entre los estados lógicos es su mejor
ventaja, ciertamente esta característica le hacer aumentar su consumo.
➢ Su compuerta básica es la NAND.

Familia de los circuitos TTL:

❖ TTL estándar.
❖ TTL de baja potencia.
❖ TTL shoottky.
❖ TTL shoottky de baja potencia.
❖ TTL shoottky avanzada.

Niveles de Voltaje:

En los circuitos digitales es muy común referiste a las entradas y salidas

que estos tienen como si fueran altos o bajos. (niveles lógicos altos o
bajos)
A la entrada alta se le asocia un "1" y a la entrada baja un "0". Lo mismo
sucede con las salidas.

3
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

Si estuviéramos trabajando con circuitos integrados TTL que se

alimentan con +5 voltios, el "1" se supondría que tiene un voltaje de +5
voltios y el "0" voltios. Esto es así en un análisis ideal de los circuitos
digitales.
En la realidad, estos valores son diferentes.
Los circuitos integrados trabajan con valores de entrada y salida que
varían de acuerdo con la tecnología del circuito integrado.

Parámetros de Voltaje:

▪ Un voltaje de entrada nivel alto se denomina VIH.

▪ Un voltaje de entrada nivel bajo se denomina VIL.
▪ Un voltaje de salida nivel alto se denomina VOH.
▪ Un voltaje de salida nivel bajo se denomina VOL.
▪ R-etraso de propagación. - valor medio de tPLH y tPHL.

Parámetros de Corriente

o La corriente de entrada nivel alto se denomina: IIH.

o La corriente de entrada nivel bajo se denomina IIL.
o La corriente de salida nivel alto se denomina: IOH.
o La corriente de salida nivel bajo se denomina IOL.

Aplicaciones:

Microprocesadores, como el 8X300, de Signetics, la familia 2900

de AMD y otros.
Memorias RAM.
Memorias PROM.
PAL, Programmable Array Logic, consistente en una PROM que
interconecta las entradas y cierto número de puertas lógicas.

4
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

Ventajas:

• Buena flexibilidad lógica.

• Baja impedancia de salida.
• Buena inmunidad de ruido.
• Numerosas funciones.

Desventajas:

• Generación de ruido.
Tablas de Verdad Compuerta Lógicas

5
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

Algebra de booleana:

El álgebra booleana o álgebra de Boole es la notación algebraica usada

para el tratamiento de variables binarias. Cubre los estudios de toda
variable que solo tenga 2 resultados posibles, complementarias y
excluyentes entre sí. Por ejemplo, las variables cuya única posibilidad es
verdadero o falso, correcto o incorrecto, encendido o apagado son la base
del estudio del álgebra booleana.

El álgebra booleana constituye la base de la electrónica digital, lo cual la

hace bastante presente en la contemporaneidad. Se rige por el concepto
de las compuertas lógicas, donde las operaciones conocidas en el álgebra
tradicional se ven notablemente afectadas.

Los valores elementales en este tipo de álgebra son 0 y 1 ,que

corresponden a FALSO y VERDADERO respectivamente. Las
operaciones fundamentales en el álgebra booleana son 3:

– Operación AND o conjunción. Representada por un punto ( . ).

Sinónimo del producto.
– Operación OR o disyunción. Representada por una cruz ( + ) .Sinónimo
de la suma.
– Operación NOT o negación. Representada por el prefijo NOT (NOT
A). También se conoce como complemento.
Si en un conjunto A se definen 2 leyes de composición interna denotadas
como producto y suma ( . + ), se dice que la terna ( A . + ) es un álgebra
booleana si y solo sí dicha terna cumple con la condición de ser un
retículo distributivo.

6
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

Tabla de algunas reglas del algebra de booleana

Flip flop:

El Flip flop es el nombre común que se le da a los dispositivos de dos

estados (biestables), que sirven como memoria básica para las
operaciones de lógica secuencial. Los Flip-flops son ampliamente usados
para el almacenamiento y transferencia de datos digitales y se usan
normalmente en unidades llamadas “registros”, para el almacenamiento
de datos numéricos binarios.

Características De los Flip flop:

• Asumen solamente uno de dos posibles estados de salida.

• Tienen un par de salidas que son complemento una de la otra.
• Tienen una o más entradas que pueden causar que el estado del Flip-flop
cambie.

Clasificación de los Flip flops:

7
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

• Asíncronos: Sólo tienen entradas de control. El más empleado es el flip

flop RS.
• Síncronos: Ademas de las entradas de control necesita un entrada
sincronismo o de reloj.

Tipos de Flip flops:

➢ Flip-flop R-S (Set-Reset)

Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y

Q’ son las salidas (Q es generalmente la salida que se busca manipular.)
La conexión cruzada de la salida de cada compuerta a la entrada de la
otra construye el lazo de reglamentación imprescindible en todo
dispositivo de memoria.

➢ Tablas e verdad Flip flop R-S:

Si no se activa ninguna de las entradas, el Flip flop permanece en el

último estado en el cual se encontraba.

8
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

➢ Flip flop T:

El Flip-flop T cambia de estado en cada pulso de T. El pulso es un ciclo

completo de cero a 1. Con el flip flop T podemos complementar una
entrada de reloj al flip flop rs.

➢ Tabla de verdad Flip flop T:

La siguiente tabla muestra el comportamiento del FF T y del FF S-R en

cada pulso de t.

9
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

➢ Flip flop JK (jumped-keep):

A diferencia del flip flop RS, en el caso de activarse ambas entradas a la

vez, la salida adquiere el estado contrario al que tenía.

➢ Tabla de verdad Flip flop JK:

La siguiente tabla muestra el comportamiento del flip flop JK.

10
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

➢ Flip Flop D (delay):

El flip-flop D es uno de los FF más sencillos. Su función es dejar pasar

lo que entra por D, a la salida Q, después de un pulso del reloj.

➢ Tabla de verdad del Flip flop D:

La siguiente tabla muestra el comportamiento del flip flop D.

11
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

➢ ¿Para qué sirven las entradas Clear y Prereset?

Cuando se están utilizando Flip-flops en la construcción de circuitos, es

necesario poder controlar el momento en el que un FF empieza a
funcionar y el valor con el que inicia su secuencia. Para esto, los Flip-
flops cuentan con dos entradas que le permiten al diseñador seleccionar
los valores iniciales del FF y el momento en el que empieza a funcionar.

Estas entradas son llamadas en inglés: Clear y Preset.

• Clear – inicializa Q en cero sin importar entradas o reloj.

• Preset – inicializa Q en 1 sin importar entradas o reloj.

Para ambas entradas, si reciben el valor de:

• 0: inicializan el FF en el valor correspondiente.

• 1: el Flip-flop opera normalmente.

Mapas de Karnaugh:

El mapa de Karnaugh o mapa-k es unas herramientas de diagrama que se

utiliza para la simplificación y minimización de funciones y expresiones
algebraicas Booleanas, dando la posibilidad de permitir de manera
gráfica reconocer patrones y así minimiza la necesidad de realizar
cálculos extensos para la simplificación de expresiones booleanas.

El número de celdas que posee los mapas de Karnaugh es igual al número

total de combinaciones de las variables de entrada, del mismo modo que
para una tabla de verdad es utilizada el número de filas, por lo que se
puede decir que, si un mapa tiene 3 variables, un 2 elevado a la 3 es igual
a 8.

12
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

Las celdas de los mapas de Karnaugh se deben marcar de forma de que

las celdas horizontales y verticales adyacentes solo tengan diferente una
variable, permitiendo simplificar de una forma sencilla hasta 6 variables.

Características de los mapas de Karnaugh:

• Es uno de los métodos utilizados para la minimización de funciones

algebraicas booleanas.
• También e conocido como tabla de Karnaugh o diagrama de Veitch.
• Se presenta de una forma abreviada como K-Mapa o KV-Mapa.
• Utilizado también para minimizar expresiones del tipo suma de productos
o productos de sumas.
• Se obtiene una suma de productos y otros productos de sumas.
• La expresión obtenida será mínima.
• Se trata de una serie de cuadrados.
• Basado en funciones mecánicas.
• Cada cuadrado constituye una línea de la tabla de verdad.
• En la tabla se despliega el valor de verdad de una proposición compuesta.
• Para cada combinación de valores de verdad se pueden establecer a sus
componentes.
• Es una tabla de verdad de una función de N variables.
• Tiene 2N filas.
• Se usa como una extensión de una tabla lógica para lograr optimizar la
relación de sus variables ABC, sin tener que alterar su salida Y.
• Debe poseer 2N cuadrados.
• Agrupando dos casillas eliminamos una variable, agrupando cuatro
casillas eliminamos dos variables, y así sucesivamente
• Cada cuadrado tiene como componente un 0 ó un 1.
• Depende del valor que toma la función en cada fila.
• Pueden ser utilizadas para funciones de hasta 6 variables.
• Sirven para obtener una función mínima de dos niveles Suma de
Productos.
• Esta la opción de que existan varias expresiones distintas, pero
equivalentes.
• Cada vez que se agrupa, se eliminan las variables que se complementan.
• Aprovecha que las casillas están en un estado disponible de tal forma que,
entre una casilla y otra, en forma horizontal o vertical exista una
adyacencia lógica.

13
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

• En los Mapas de Karnaugh los min términos adyacentes, se definen como

dos min términos que difieren en una variable.
• Cada grupo corresponderá a un término producto, y la expresión final
dará un OR (suma) de todos los términos producto.
• Si se combinan las casillas en un mapa de Karnaugh, se agrupa un número
de min términos, siendo potencia de 2.
• Práctico para funciones de hasta seis variables.
• Cuando se agrupa una mayor cantidad de 1 el término va teniendo menos
literales.
• Al agrupar cuatro 1, se eliminan dos variables quedando un término de
dos variables y si se agrupa ocho 1 se eliminan tres variables para obtener
un término de una variable.
• La función está expresada en forma canónica.
• Se puede obtener un circuito digital que este perfectamente optimizado
en las operaciones algebraicas a la electrónica.
• Permite diversas formas validas de realizar la agrupación de agrupar los
minterms en los mapas de Karnaugh.
• La elección del mapa adecuado depende el número de variables en la
entrada.

Procedimiento de los mapas de Karnaugh:

o Primer paso:

o Se registra en una tabla lógica las variables ABC.

o La lógica digital se encarga de procesar para obtener el resultado
Y requerido.
o Los valores obtenidos son relativamente voluminosos dando más
costos de implementación.
o Para simplificar con mapas de Karnaugh se optimiza de forma
que se lleva llevamos los valores de la tabla al mapa, ubicando
cada 1 de la función ‘Y’ en su coordenada correspondiente.

o Segundo paso:

o Se define las coordenadas de la matriz.

o Un ejemplo puede ser donde al eje horizontal se define con las
variables AB, y al eje vertical con la variable C.

14
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

o Las variables deben ser complementarias, por eso se debe marcar

las negadas con una línea superior o una comilla simple.

o Tercer paso:

o Se traslada la matriz las variables ABC de la tabla correspondientes

con el valor alto de la salida Y
o Esto se realiza en sus respectivas coordenadas.
o 1 para la coordenada A’BC’; 1 para la coordenada ABC’ y 1 para
la A’BC.
o Estos valores reciben el nombre de minterms.

o Cuarto paso:

o En este caso se debe realizar la simplificación con el mapa de

Karnaugh.
o Los minterms contiguos se suman, anulando las variables
complementarias.
o En un caso en particular la suma de los minterms de Z elimina la
variable A, pues aparece en su forma complementaria.
o Continúa con la operación booleana.
o Para facilitar el procedimiento se define que una variable se
elimina cuando se complementa en las sumas.
o Para finalizar se tiene que la suma de Z + X da la combinación
abreviada de variables de la tabla de verdad.
o Con este último paso el circuito lógico queda simplificado,
cumpliendo con la misma función lógica.

Ventajas de los mapas de Karnaugh:

El Ingeniero Maurice Karnaugh estableció en el año 1953 un método o

una forma de simplificar y minimizar las funciones mediante la
confección de tablas, dando una serie de ventajas que se muestra a
continuación:

15
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

• Los mapas de Karnaugh dan la opción de permitir la forma de convertir

la tabla de verdad de una ecuación booleana en una forma SOP
minimizada.
• Ofrece reglas básicas y sencillas para realizar la simplificación.
• Se destaca por otorgar una mayor facilidad del método
• Permite que sea el procedimiento más rápido y eficiente que otras
técnicas de simplificación en el Álgebra de Boole

• Desarrollo
Materiales
✓ 3 Metros de alambre para protoboard.
✓ 4 Resistencia de 330 ohms (ó 220,470, 1k ohms).
✓ 2 Protoboards.
✓ Eliminador o Funete de voltaje de 5Vcc.
✓ 4 Flip flop JK.
✓ Generador de onda.
✓ 4 Leds.
✓ 1 Compuertas 74ls04.
✓ 1 Compuertas 74ls08.

Definicion del problema

Diseñar un contador sincrono que haga lo siguiente:

0,1,3,5,7,9,15 y despues de del 15 se reinicie a 0, ademas de continuar la

secuencia.

Procedimiento:

16
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

1.-Tomando en concideracion el problema desarrollamos la tabla de

verdad. La tabla se realizara de la siguiente manera. Se pondra todos los
valor del 0 hasta el 15, en el estado siguiente llamese Q´, vamos a poner
la como van a ir ordenados. Ejemplo: si el primero valor es 0 (Q=(0000))
entonces Q´=(0001), ahora bien si no queremos que muestre el 2 en la
sucencion, en el valor 2 (Q=0010) vamos a desabilitar ese valor poniendo
don´t care.

17
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

2.-Desarrollamos los mapas de Karnaugh. Los mapas de Karnaugh se

desarollaran a base con la tabla de exitacion previamente mostrada.

18
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

3.-En base a los resultados de los mapas de Karnaugh realizamos el

circuito en la simulacion.

19
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

20
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

• Conclusiones

Este es muy buen ejercicio para comprender la tabla de exitación de el

Flip flop Jk, ademas es de los primeros ejercicios con un clock y esto nos
va a ayudar en el siguientes ejercicios o problemas. Por ultimo con este
ejercicio podemos apreciar la difencia de un contador asincrono y
sincrono, los contadores sincronos solo tienen entradas de control y a un
contador asincrono necesita una entrada de reloj.

• Fuente

• Mecafenix, I. (2020, April 28). Flip flop ¿que es y como funciona?

Retrieved from https://www.ingmecafenix.com/electronica/flipflop/
• Free APA Citation Generator | Developed for Students. (2020, May
20). Retrieved from https://www.scribbr.com/apa-citation-
generator/#/sources/new/webpage

21
 TECNOLÓGICO NACIONAL DE MÉXICO
INSTITUTO TECNOLÓGICO DE QUERETARO
INGENERÍA ELECTRÓNICA

➢ Araujo, CI (2019, 14 de mayo). Álgebra booleana: historia,

teoremas y postulados,
ejemplos . Lifeder https://www.lifeder.com/algebra-booleana/
➢ Display de 7 Segmentos Dispositivos de LEDs . (2020, 12 de
mayo). Blog Arduino, LabVIEW y
Electrónica. https://electronicamade.com/display-de-7-
segmentos/07051999avella. (2015, 23 de marzo). Familias lógicas de
circuito
integrados . https://es.slideshare.net/07051999avella/familias-lgicas-
de-circuitos-integrados-46193794?next_slideshow=1s
➢ Compuertas TTL - EcuRed . (Dakota8 del
Norte). Www.Ecured.Cu. https://ww w.ecured.cu/Compuertas_TTL
•

22