UNIVERSIDAD SURCOLOMBIANA

INGENIERIA ELECTRÓNICA
LABORATORIO ELECTRÓNICA DIGITAL
PREINFORME PRÁCTICA # 4
APLICACIÓN DEL CODIFICADOR DE PRIORIDAD Y EL DECODIFICADOR
MANEJADOR DE DISPLAY
DANIEL LIBARDO MONRROY CARO 20182172407
NELSON FELIPE MEDINA FAJARDO 20162151164
22 DE FEBRERO DE 2020

1. Análisis teórico
a) Problema:
Usando codificadores de prioridad de octal a binario con entradas y salidas
activas en bajo, implementar un sistema codificador de prioridad de decimal
a BCD. El funcionamiento de este sistema se debe visualizar en un display
de ánodo común para el cual debe elegir el decodificador apropiado.

b) Escribir la tabla de verdad del sistema codificador (como si fuera sólo 1 C.I.)
designándola Tabla 1 y dibujar el símbolo lógico de dicho sistema.

ENTRADAS SALIDAS
1er CODIFICADOR 2do CODIFICADOR CODIFICADO CODIFICAD
R2 OR 1
E I I I I I I I I I I I I I I I I E E G O O O O O O G
I 0 1 2 3 4 5 6 7 8 9 1 1 1 1 1 1 I o s 5 4 3 2 1 0 s
0 1 2 3 4 5
0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0
1 0 x 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0
2 0 x x 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 0
3 0 x x x 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 0 0
4 0 x x x x 0 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 1 1 0
5 0 x x x x x 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 1 0 0
6 0 x x x x x x 0 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 1 0
7 0 x x x x x x x 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 0 0
8 1 x x x x x x x x 0 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1
9 1 x x x x x x x x x 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 0 1
Tabla 1. Sistema codificador.

Implementamos un sistema codificador de prioridad del sistema decimal a

BCD con el uso de codificadores de prioridad 74148 conectados en cascada,
estos manejan entradas y salidas activas en bajo.
 Sabiendo que cada integrado a usar tiene 8 entradas cada uno y como
usamos dos se van a tener 16 entradas, pero en el diseño se nos pide
implementar únicamente con sistema decimal por tanto solo vamos a usar 10
de ellas, las entradas sobrantes serán conectadas a VCC para que se
mantengan desactivadas.
Se hace necesario usar una etapa adicional a la salida de los codificadores
para que la salida se vea en código BCD dado que tenemos seis salidas.

ETAPA ADICIONAL.

DEC 2 CODIFICADOR 1 CODIFICADOR GS BCD

O5 O4 O3 O2 O1 O0 GS GS1 D C B A
2
0 1 1 1 1 1 1 1 0 0 0 0 0
1 1 1 1 1 1 0 1 0 0 0 0 1
2 1 1 1 1 0 1 1 0 0 0 1 0
3 1 1 1 1 0 0 1 0 0 0 1 1
4 1 1 1 0 1 1 1 0 0 1 0 0
5 1 1 1 0 1 0 1 0 0 1 0 1
6 1 1 1 0 0 1 1 0 0 1 1 0
7 1 1 1 0 0 0 1 0 0 1 1 1
8 1 1 1 1 1 1 0 1 1 0 0 0
9 1 1 0 1 1 1 0 1 1 0 0 1
10 1 0 1 1 1 1 0 1 1 0 1 0
11 1 0 0 1 1 1 0 1 1 0 1 1
12 0 1 1 1 1 1 0 1 1 1 0 0
13 0 1 0 1 1 1 0 1 1 1 0 1
14 0 0 1 1 1 1 0 1 1 1 1 0
15 0 0 0 1 1 1 0 1 1 1 1 1

tabla 1a. etapa de acondicionamiento

las entradas de las combinaciones 10-15 no se usan para manejo del display,
sin embargo, es necesario usarlas en el diseño de la etapa adicional.

Para diseñar la etapa adicional hacemos uso de las salidas en BCD

diseñando con los unos.

A=O'0+ O'1 . O'0+ O'2 . O'0+ O'2 . O'1 . O'0 +O'3+ O'4 .O'3 +O'5 .O3 '+O5 ' O4 ' O3 '
A=O '0 (O '1+1)+O '2 . O '0 (O '1 +1)+O'3 (O '4 +1)+O '3 .O 4 ' (O¿¿ 5 '+1)¿
A=O'0+ O'2 . O'0+ O'3+O'3 . O4 '
A=O '0 (O '2+ 1)+O'3 (O '4 +1)
A=O'0+ O'3
A=(O0 .O3 )'

B=O '1 +O '1 . O '0 +O '2 .O '0 +O '2 .O'1 .O'0 +O '4 + O '4 .O '3 +O '5 .O 4 ' + O 5 ' O 4 ' O 3 '
B=O'1 (O'0 +1)+ O'2 . O'1( O'0+ 1)+O'4 (O'3 +1)+O'5 . O4 ' ( O¿ ¿3 ' + 1) ¿
B=O '1 +O '2 .O '1 +O '4 +O '5 .O 4 '
B=O'1 (O '2 +1)+O'4 (O'5 +1)
B=O '1 +O '4
B=(O1 . O4 )'

C=O '2 +O '2 . O '0 +O '2 . O '1+ O '2 . O '1 . O '0 +O '5+ O '5 . O '3 +O '5 . O 4 ' +O 5 ' O4 ' O 3 '
C=O'2 (O'0 +1)+O'2 .O'1 (O'0 +1)+O'5 (O'3+ 1)+O'5 .O 4 ' (O¿¿ 3' +1)¿
C=O '2 +O '2 . O '1+ O '5+O '5 . O 4 '
C=O'2 (O'1+ 1)+O'5 (O'4 +1)
C=O '2 +O '5
C=( O2 . O5) '

Para la salida D. se usa la salida GS1, dado que tienen los mismos valores

VDD
U2 5.0V VDD
U5A 5.0V
10 D0 A0 9 1
11 D1 A1 7 3
12 D2 A2 6 2
13 D3
1 D4 GS 14 7400N
2 D5 EO 15
3 D6
4 D7 U5B
5 EI 4
6
5
74148N 7400N
VDD
U4 5.0V
U5C
10 D0 A0 9 9
11 D1 A1 7 8
12 D2 A2 6 10
13 D3
1 D4 GS 14 7400N
2 D5 EO 15
3 D6
4 D7
5 EI

VDD
74148N
5.0V
Figura 1. Símbolo lógico etapa codificadora decimal a BCD
ETAPA DECODIFICADORA

ENTRADA SALIDA
DECODIFICADOR DECODIFICADOR
LT RB BI/RBO D C B A a b c d e f g
I
X 0 x 1 x x x x 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 1 1 1 1 1 1 1
X x x 0 x x x x 1 1 1 1 1 1 1
0 1 1 1 0 0 0 0 0 0 0 0 0 0 1
1 1 1 1 0 0 0 1 1 0 0 1 1 1 1
2 1 1 1 0 0 1 0 0 0 1 0 0 1 0
3 1 1 1 0 0 1 1 0 0 0 0 1 1 0
4 1 1 1 0 1 0 0 1 0 0 1 1 0 0
5 1 1 1 0 1 0 1 0 1 0 0 1 0 0
6 1 1 1 0 1 1 0 0 1 0 0 0 0 0
7 1 1 1 0 1 1 1 0 0 0 1 1 1 1
8 1 1 1 1 0 0 0 0 0 0 0 0 0 0
9 1 1 1 1 0 0 1 0 0 0 1 1 0 0
Tabla a2. Tabla de verdad decodificador.

VDD
U1
5.0V
16
VCC
7 A OA 13
1 B OB 12
2 C OC 11
6 D OD 10
OE 9
3 ~LT OF 15
5 ~RBI OG 14
4 ~BI/RBO
8
GND

74LS47D
S3

R17
150KΩ
R18
150KΩ

R19
VDD
150KΩ

5.0V

Figura 2. Símbolo lógico decodificador

c) Escribir la tabla de verdad y de tensiones del decodificador sin las entradas
de control y para las combinaciones del 0 al 9 sólo para las salidas a, d y g
designándolas Tabla 2 y Tabla 3.

ENTRADA SALIDA
DECODIFICADOR DECODIFICADOR
D C B A a d g
0 0 0 0 0 0 0 1
1 0 0 0 1 1 1 1
2 0 0 1 0 0 0 0
3 0 0 1 1 0 0 0
4 0 1 0 0 1 1 0
5 0 1 0 1 0 0 0
6 0 1 1 0 0 0 0
7 0 1 1 1 0 1 1
8 1 0 0 0 0 0 0
9 1 0 0 1 0 1 0
Tabla 2. Salidas lógicas

ENTRADA SALIDA
DECODIFICADOR DECODIFICADOR
D C B A a d g
0 0.8V 0.8 0.8V 0.8 0.35V 0.35V 2.7V
V V
1 0.8V 0.8 0.8V 2V 2.7V 2.7V 2.7V
V
2 0.8V 0.8 2V 0.8 0.35V 0.35V 0.35V
V V
3 0.8V 0.8 2V 2V 0.35V 0.35V 0.35V
V
4 0.8V 2V 0.8V 0.8 2.7V 2.7V 0.35V
V
5 0.8V 2V 0.8V 2V 0.35V 0.35V 0.35V
6 0.8V 2V 2V 0.8 0.35V 0.35V 0.35V
V
7 0.8V 2V 2V 2V 0.35V 2.7V 2.7V
8 2V 0.8 0.8V 0.8 0.35V 0.35V 0.35V
V V
 9 2V 0.8 0.8V 2V 0.35V 2.7V 0.35V
V
Tabla 3. Salidas en tensiones

d) Calcular el valor y la potencia de las resistencias protectoras de los LEDS y

de las resistencias conectadas a las entradas del sistema codificador (si las
usan) y aproximarlo al valor comercial más cercano.
Resumir esos resultados en una tabla designándola Tabla 4.

Datos Técnicos 74148 codificador Datos Técnicos 74LS47 decodificador

VIH 2V (mín.) VIH 2V (mín.)
VIL 0.8V (Máx.) VIL 0.8V (Máx.)
IIH 40µA (Máx.) IIH 20µA (Máx.)
IIL 1.6mA (Máx.) IIL 0.4mA (Máx.)
VOH 2.4V (mín.) VOH 2.7V (mín.)-3.4V(Tip)
VOL 0.2V (Tip) VOL 0.35V (Tip)-0.5V(Máx.)
IOH 0.8 mA (Máx.) IOH 250 µA (Máx.)
IOL 16 mA (Máx.) IOL 24 mA (Máx.)
Tabla 3a. codificador
Tabla 3b. decodificador

display Rojo

Tensión 2.1v(Tip)
Corriente 20mA
tabla 3c. display

Resistencias protección display

V CC −V D−V OL 5 V −2.1V −0.35V

R= =
I OL 24 mA
R=106.25Ω≈100Ω
Potencia:
V R=I D × R=20 mA ×100 Ω=2V
PR=VR∗ID=40 mA

Cálculo Ri de protección de entrada.

 −V CC +V IH −5 V +2 V
Ri= =
I IH 40 µ A
Ri=75 K Ω
Aproximando a un valor comercial
Ri=68 K Ω

Cálculo de potencia de Ri:

P Ri=V Ri × I IH =(v ¿ ¿ CC −v IH ) × I IH =3 V × 40 µ A=0.12 mW ¿

Cálculo de las resistencias de protección de entrada BI/RBO, RBI y LT del

decodificador
V CC −V IH −I IH ( R )=0
−V CC +V IH −5 V +2V
R= =
−I IH −20 µA
R=150 K Ω

Potencia:
Vr=150 k∗20 µA=3 v
P R=V R × I IH =(v ¿ ¿ CC −v IH ) × I IH =3 V × 20 µ A=0.06 mW ¿

Ri RD R

Resistencia 68K 100 Ω 150kΩ

Potencia 0.12 mW 40 mW 0.06mW

Tabla 4. Resistencia y potencia

e) Escribir el valor del voltaje en directo (VF) y la corriente en directo (IF) de

los LEDS del display.

Voltaje en directo (Vf)=2.1v

Corriente en directo (If)=20mA

f) Explicar en forma breve la prueba de las entradas de control del

decodificador.
 LT: (lamp text), funciona como prueba de los leds del display (cuando a esta
se le pone un cero lógico todos los leds se encienden sin importar las entadas
BCDA.
RBI: es una entrada que se usa para borrar los ceros que no aportan para
probar esta entrada se activa la condición 0 a la entrada del codificador, y al
activarse esta entrada el display se apaga.
BI/RBO: BI por un lado es entrada y se usa para deshabilitar el display
cuando esta se activa el display se apaga sin importar las condiciones
DCBA, por otro lado, RBO se usa para el borrado de ceros cuando se
requiere una configuración en cascada.

CIUCUITO FINAL

S2

S1
0.

68kΩ 68kΩ 68kΩ 68kΩ 68kΩ 68kΩ 68kΩ 68kΩ

R0 R2 R4 R6 R8 R10 R12 R14
1

68kΩ 68kΩ 68kΩ 68kΩ 68kΩ 68kΩ 68kΩ 68kΩ

R1 R3 R5 R7 R9 R11 R13 R15
2 3
4 5
6 7
8 9
10.
11.
12.
13.
15.10 14.
5
4
3
2
1
13
12
11

5
4
3
2
1
13
12
11
10

5.0V

VDD
EI
D7
D6
D5
D4
D3
D2
D1
D0

EI
D7
D6
D5
D4
D3
D2
D1
D0
74148N

74148N
U4

U2
EO
GS
A2
A1
A0

EO
GS
A2
A1
A0
VDD

VDD
5.0V
15
14
6
7
9

15
14
6
7
9

5.0V
7400N

7400N

7400N
10
9

5
4

2
1
U5C

U5B

U5A
VDD
8

3
5.0V
A
B
150KΩ
R19

CD
150KΩ
R18
150KΩ
R17
5.0V

VDD

8
4
5
3
6
2
1
7
GND
~BI/RBO
~RBI
~LT
D
C
B
A
74LS47D
S3

U1
VCC
OG
OF
OE
OD
OC
OB
OA
5.0V16
14
15
9
10
11
12
13

VDD
100Ω

100Ω RDB
RDG 100Ω

RDA
100Ω RDC
RDF 100Ω

100Ω
RDE
 Ω
D

VDD
CA
A B C D E F G

5.0V
U3
DATOS TECNICOS

74148(codificador de prioridad)

74LS47(decodificador de 7 segmentos)
5611-BSR (display rojo)