Ok Sistemas Digitales I

FACULTAD DE INGENIERIA
UNIDAD ACADEMICA SANTA CRUZ
Facultad de Ingeniería.
Ingeniería de Sistemas
CUARTO SEMESTRE
SYLLABUS DE LA ASIGNATURA
SISTEMAS DIGITALES I
Elaborado por: Ing. Sergio Rodrigo Ávila Martínez

Gestión Académica II/2006
U N I V E R S I D A D D E A Q U I N O B O L I V I A
1
UNIDAD ACADEMICA SANTA CRUZ
VISION DE LA UNIVERSIDAD
Ser la Universidad líder en calidad educativa.
MISION DE LA UNIVERSIDAD
Desarrollar la Educación Superior Universitaria con calidad y competitividad al

servicio de la sociedad.
Estimado (a) alumno (a):

La Universidad de Aquino Bolivia te brinda a través del Syllabus, la oportunidad de
contar con una compilación de materiales que te serán de mucha utilidad en el desarrollo
de la asignatura. Consérvalo y aplícalo según las instrucciones del docente.
2
SYLLABUS 2.2. Conversión entre sistemas numéricos

de bases diferentes.
2.3. Aritmética binaria, octal y hexadecimal.
Asignatura: Sistemas Digitales I 2.4. Representación de números negativos
Código: ITT - 316 (con signo).
Requisito: FIS - 102 A 2.5. Aplicaciones prácticas.
80 horas Teórico
Carga Horaria: TEMA 3. Códigos binarios.
Prácticas
Créditos: 4
3.1. Introducción a los códigos numéricos y
alfanuméricos.
I. OBJETIVOS GENERALES DE LA 3.2. Código binario de números decimales:
ASIGNATURA. código bcd, aritmética y aplicaciones.
Código exceso-3.
 Aplicar los diferentes sistemas 3.3. Código Gray. Aplicaciones.
numéricos posiciónales en la solución de 3.4. Código de caracteres. Código para
problemas. acciones, condiciones y estado.
 Analizar e interpretar las leyes 3.5. Códigos detectores y correctores de
que rigen el Álgebra de Boole en la error. Códigos de Hamming.
simplificación de funciones lógicas. 3.6. Códigos de suma de verificación.
 Determinar el comportamiento Paridad. Aplicaciones.
de los diferentes circuitos 3.7. Códigos para transmisión y
combinacionales y secuenciales a almacenamiento de datos en serie.
estudiar en la asignatura. 3.8. Aplicaciones prácticas.
 Diseñar e implementar circuitos
combinacionales y secuenciales de UNIDAD II: PRINCIPIOS DEL DISEÑO
aplicación, utilizando SSI y MSI LOGICO COMBINACIONAL.
comerciales, objeto de estudio en la
materia. TEMA 4. Álgebra de conmutación.
II. PROGRAMA ANALITICO DE LA 4.1. Lógica binaria. Operaciones Lógicas

ASIGNATURA. AND, OR, NOT, NAND, NOR, XOR,
XNOR. Tabla de la verdad, Diagrama
UNIDAD I: HERRAMIENTAS BASICAS DE de tiempos y Símbolos.
LOS SISTEMAS DIGITALES. 4.2. Axiomas. Teoremas de una, dos, tres y
n variables. Principio de dualidad.
TEMA 1. Conceptos introductorios. 4.3. Teoremas de DeMorgan. Universalidad
de las compuertas NAND y NOR.
1.1. Señales analógicas y digitales. 4.4. Simplificación de expresiones lógicas
1.2. Sistemas analógicos y digitales. mediante teoremas.
1.3. Ventajas y desventajas de los sistemas
digitales. TEMA 5. Simplificación de Funciones
1.4. Transmisión paralelo y serie. Lógicas.
1.5. Aplicación práctica de un sistema
digital. 5.1. Representación estándar de funciones
1.6. Clasificación de los sistemas digitales. lógicas.
5.1.1 Tabla de la verdad
TEMA 2. Sistemas numéricos. 5.1.2 Forma algebraica: Suma de Producto
(SOP) y Producto de Suma (POS).
2.1. Sistemas numéricos posiciónales.
3
5.2. Implementación de circuitos con UNIDAD IV: INTRODUCCION A LOS

compuertas AND, OR e Inversores. CIRCUITOS SECUENCIALES.
5.3. Manipulación de circuitos: NAND- TEMA 8. Biestables.
NAND, NOR-NOR.
5.4. Síntesis de circuitos combinacionales. 8.1. Construcción de biestables elementales
Simplificación de las funciones con compuertas lógicas.
mediante Mapas de Karnaugh de dos, 8.2. Biestables síncronos y asíncronos.
tres y cuatro variables. 8.3. Biestables tipo R-S, J-K, D, T, maestro-
5.4.1. Minimización de Suma de esclavo
Producto (SOP).
5.4.2. Minimización de Producto de TEMA 9: Fundamentos de la transmisión de
Suma (POS). datos.
5.4.3. Combinaciones de entrada “No
Importa”. 9.1. Modos de transmisión de datos
5.4.4. Minimización de salida múltiple. 9.2. Transmisiones síncronas y asíncronas
5.4.5. Otros métodos de simplificación. 9.3. Almacenamiento y transferencia de
Método tabular de Quine datos.
McCluskey. Aplicaciones 9.4. Transferencia de datos serie y paralelo.
prácticas. Registros de desplazamiento.
9.4.1. Serie-Serie.
UNIDAD III: DISEÑO LOGICO 9.4.2. Serie-Paralelo
COMBINACIONAL. 9.4.3. Paralelo-paralelo.
9.4.4. Paralelo-serie.
TEMA 6. Lógica combinacional.
UNIDAD VI: DISPOSITIVOS DE MEMORIA.
6.1. Modelo general. Procedimiento de
diseño TEMA 10. Introducción.
6.2. Sumadores.
6.3. Restadores. 10.1. Terminología de la memoria.
6.4. Conversores de código. Parámetros.
6.5. Procedimiento y criterios de síntesis. 10.2. Operaciones generales en la memoria.
10.3. Conexiones entre CPU y memorias.
TEMA 7. Lógica combinacional MSI y
LSI. TEMA 11. Tipos de Memorias.
Especificaciones.
7.1. Circuitos aritméticos. Sumadores y
semisumadores. 11.1. ROM. Tipos. Características.
7.2. Decodificadores y codificadores 11.2. RAM. Tipos. Características.
lineales. 11.3. Dispositivos Lógicos Programables.
7.3. Decodificadores no lineales: BCD – 7 ( PLD )
segmentos (Ánodo y cátodo común).
7.4. Multiplexores y Demultiplexores. III. BRIGADAS UDABOL.
7.5. Comparadores.
7.6. Detectores y decodificadores de Las Brigadas están destinadas a incidir de
paridad. manera significativa en la formación
7.7. Otras implementaciones lógicas. profesional integral de nuestros estudiantes y
7.8. Aplicaciones prácticas. revelan las enormes potencialidades que
presenta esta modalidad de la educación
superior no solamente para que conozcan a
fondo la realidad del país y se formen de
manera integral, sino, además, para que
4
incorporen a su preparación académica los - Desarrollar sus prácticas pre-profesionales

problemas de la vida real a los que resulta en condiciones reales y tutorados por sus
imperativo encontrar soluciones desde el docentes con procesos académicos de
campo profesional en el que cada uno se enseñanza y aprendizaje de verdadera
desempeñará. “aula abierta”-
El trabajo de las Brigadas permite que - Trabajar en equipos, habituándose a ser

nuestros estudiantes se conviertan a mediano parte integral de un todo que funciona
plazo en verdaderos investigadores, capaces como unidad, desarrollando un lenguaje
de elaborar y acometer proyectos de desarrollo común, criterios y opiniones comunes y
comunitario a la vez que se acostumbren a planteándose metas y objetivos comunes
trabajar en equipos interdisciplinarios o para dar soluciones en común a los
multidisciplinarios como corresponde al problemas.
desarrollo alcanzado por la ciencia y la
tecnología en los tiempos actuales. - Realizar investigaciones multidisciplinarias
en un momento histórico en que la ciencia
atraviesa una etapa de diferenciación y en
La ejecución de diferentes programas de
que los avances tecnológicos conllevan la
interacción social y la elaboración e
aparición de nuevas y más delimitadas
implementación de proyectos de desarrollo
especialidades.
comunitario derivados de dichos programas
confiere a los estudiantes, quienes son, sin
Desarrollar una mentalidad, crítica y solidaria,
dudas, los más beneficiados con esta
con plena conciencia de nuestra realidad
iniciativa, la posibilidad de:
nacional.
ACTIVIDADES A REALIZAR VINCULADAS CON LOS CONTENIDOS DE LA MATERIA
TEMA(S) CON LOS

TAREAS FECHA
QUE LUGAR DE ACCIÓN
PROPUESTAS PREVISTA
SE RELACIONA
Diseño de proyectos
Todo el contenido
para el ahorro energético Zona de acción de las
analítico de la Todo el semestre.
en PYMES, instituciones brigadas
materia
educativas.
Diseño de proyectos de Todo el contenido
Zona de acción de las
seguridad en PYMES, analítico de la Todo el semestre.
brigadas
instituciones educativas. materia
ACTIVIDADES DE INCURSIÓN MASIVA EN

LA COMUNIDAD. IV. EVALUACIÓN DE LA ASIGNATURA.
A lo largo del semestre se realizarán dos  PROCESUAL O FORMATIVA.

incursiones masivas en la comunidad,
comprendida la primera entre el 2 y el 8 de En todo el semestre se realizarán preguntas
octubre y la segunda entre el 13 y el 19 de escritas, exposiciones de temas, work papers,
noviembre. Con la finalidad de realizar trabajos dif’s, laboratorios. Además del seguimiento a
ya sean de recojo de información, extensión o los proyectos y actividades planificadas para
relacionada con los proyectos a desarrollar en las Brigadas UDABOL. Estas evaluaciones
la asignatura o la carrera. tendrán una calificación entre 0 y 50 puntos.
5
Hall, México, 1996.

 PROCESO DE APRENDIZAJE O
SUMATIVA. COMPLEMENTARIA
Se realizarán dos evaluaciones parciales con  WAKERLEY Jhon F., “Sistemas Digitales.
contenidos teóricos y prácticos tendrán una Principios y Prácticas”, Ed. Prentice Hall,
calificación de 0 y 50 puntos. México, 1995.
En la etapa fina se realizara la presentación y
defensa oral de los proyectos realizados
durante el semestre para las brigadas, con una IV. CONTROL DE EVALUACIONES.
puntuación entre 0 y 60 puntos
El examen final escrito con contenidos teóricos 1° Evaluación parcial
prácticos integrador de todo lo avanzado en el Fecha
semestre tendrá una calificación entre 0 y 40 Nota
puntos.
2° Evaluación parcial
V. BIBLIOGRAFIA. Fecha
Nota
BASICA
Examen final
 MANO Morris, “Diseño Digital”, Ed. Fecha
Prentice Hall, México, 1987. Nota
 TOCCI Ronald, “Sistemas Digitales.
Principios y Aplicaciones”, Ed. Prentice
APUNTES
6
VII. PLAN CALENDARIO
SEMANA ACTIVIDADES OBSERVAC.

1 TEMA 1
2 TEMA 2
3 TEMA 2
4 TEMA 3
5 TEMA 4
6 TEMA 4
7 TEMA 4 EVAL PARC I
8 TEMA 5
9 TEMA 5 Presentación de notas
10 TEMA 5
11 TEMA 5
12 TEMA 5
13 TEMA 6
14 TEMA 7 EVAL PARC II
15 TEMA 8 Presentación de notas
16 TEMA 8
17 TEMA 9
18 TEMA 10
19 TEMA 11
20 EVALUACION FINAL Presentación de notas
21 EVALUACION FINAL Presentación de notas
22 SEGUNDA INSTANCIA Presentación de notas
7
PROGRAMA DE CONTROL DE CALIDAD
WORK PAPER # 1
UNIDAD O TEMA: HERRAMIENTAS BASICAS DE LOS SISTEMAS DIGITALES.
TITULO: Circuitos Combinacionales
FECHA DE ENTREGA:
PERIODO DE EVALUACION:
Circuito Combinacional La operación de los circuitos combinacionales

se entienden escribiendo las ecuaciones
Un circuito combinacional, como su nombre lo booleanas y sus tablas de verdad
sugiere es un circuito cuya salida depende
solamente de la combinación de sus entradas Ecuación booleana: F = A . B + A . B
en el momento que se está midiendo la salida.
Tabla de verdad:
Analizando el circuito, con compuertas
digitales, que se muestra a continuación, se A B F
puede ver que la salida de cada compuerta
que se muestra depende únicamente de sus 0 0 0
entradas. Estas salidas solamente variarán si 0 1 1
una o las dos entradas varían. 1 0 1
1 1 0
La diferencia principal entre un circuito

combinacional y un circuito secuencial es que
en el segundo caso hay una realimentación de
una señal de salida hacia la entrada. Ver el
siguiente gráfico
Los circuitos de lógica combinacional son

hechos a partir de las compuertas básicas
AND, OR, NOT. También pueden ser
construidos con compuertas NAND, NOR,
XOR, que son una combinación de las tres
compuertas básicas.
8
CUESTIONARIO WORK PAPER No. 1
1. ¿Cuál es la principal característica de los

circuitos combinacionales?
Se puede ver que la salida de la compuerta 2. ¿Cual es la principal diferencia entre los
OR es realimentada y se utiliza como entrada circuitos combinacionales y secuenciales?
de la compuerta AND inferior. Esto significa
que la salida (F) de este circuito digital 3. ¿Los circuitos combinacionales a partir de
dependerá de las entradas (A y B), pero qué dispositivos electrónicos se diseñan
también dependerá de la salida F (la salida principalmente?
que se realimenta) que se haya dado, un
instante antes. 4. Enuncie 5 aplicaciones donde se pueda
utilizar circuitos secuénciales.
En otras palabras, la salida F depende de las
entradas A y B y del valor, que tenía esta
salida, previamente
WORK PAPER # 2
UNIDAD O TEMA: SISTEMAS NUMERICOS
TITULO: Conversión entre sistemas numéricos de bases diferentes.
FECHA DE ENTREGA:
PERIODO DE EVALUACION: Primera Etapa
CONVERSIONES ENTRE SISTEMAS Un número binario x puede convertirse en

NUMÉRICOS decimal efectuando la suma de las potencias
cuyo valor es uno.
Cualquier número X expresado en un sistema Ejemplo :
numérico dado puede convertirse a otro (1010.011)2 = 1*23+0*22+1*21+0*20+0*2-1+1*2-
2
sistema numérico aplicando los siguientes +1*2-3
procedimientos: = 8+0+2+0+0+0.25+0.125
= 10.375
Para los números expresados en base r
podríamos efectuar su conversión a decimal
9
multiplicando cada coeficiente por la potencia

correspondiente de r y sumando. Cuando deseamos convertir una fracción
decimal en número expresado en base r, el
Ejemplo : procedimiento es similar, la multiplicación se
hace con r en lugar de 2 y los coeficientes se
(630.4)8 = 6*82+3*81+0*80+4*8-1 encuentran con los enteros.
= 384+24+0.5 = 408.5
Ejemplo :
Cuando deseamos efectuar la conversión de
decimal a binario o ha cualquier otro sistema Convertir (0.513)10 a base 8.
con base r es mas conveniente utilizar el
método de la división sucesiva, es decir, se Entero Fracción Coeficiente
divide el número sucesivamente hasta que la 0.513 * 8 4 0.104 a-1 = 4
división da cero y luego se forma el número 0.104 * 8 0 0.832 a-2 = 0
binario, escribiento los residuos de abajo hacia 0.832 * 8 6 0.656 a-3 = 6
arriba para formar el número binario. 0.656 * 8 5 0.248 a-4 = 5
0.248 * 8 1 0.984 a-5 = 1
Ejemplo : 0.984 * 8 7 0.872 a-6 = 7
Convertir el numero (41)10 a binario Cuando deseamos hacer la conversión de un

41 / 2 = 20 residuo 1 LSB número decimal de una parte entera y una
20 / 2 = 10 residuo 0 parte fraccionaria la conversión se hace por
10 / 2 = 5 residuo 0 separado y posteriormente se combinan las
5 / 2 = 2 residuo 1 dos respuestas.
2 / 2 = 1 residuo 0
1 / 2 = 0 residuo 1 MSB Ejemplo :
(41)10 = (101001)2
(41.6875)10 = (101001.1011)2
Para convertir cualquier entero decimal han
cualquier sistema de base r la división se hace NÚMEROS OCTALES Y HEXADECIMALES.
entre r en lugar de 2.
Las conversiones entre código binario, octal y
Conversión de Fracciones. hexadecimal es muy importante en las
comparaciones digitales, ya que cada dígito
Para convertir una fracción decimal a binario, octal corresponde a tres dígitos binarios y a
el sistema que se sigue es similar al que cada dígito hexadecimal corresponde cuatro
utilizamos para los enteros, sin embargo, se dígitos binarios.
usa la multiplicación en lugar de la división, y
los enteros se acumulan en lugar de los (10110001101011.111100000110)2 ->
residuos. (26153.7406)8
Cuando deseamos convertir un número binario
Ejemplo : a hexadecimal, el proceso es similar excepto
que el número binario se divide en grupos de
Convertir (0.6875)10 a base 2 4.
Entero Fracción Coeficiente (10110001101011.11110010)2 -> (2C6B.F2)16

0.6875 *2 1 0.3750 a-1 = 1
0.3750 *2 0 0.75a-2 = 0 La conversión a octal o hexadecimal en binario
0.75 *2 1 0.5a-3 = 1 se realiza con un procedimiento inverso al
0.5 *2 1 0.0a-4 = 1 anterior esto es ; cada dígito octal se convierte
(0.6875)10=(0.1011)2 en su equivalente binario de tres dígitos y cada
10
dígito hexadecimal se convierte en su

equivalente binario de cuatro dígitos. 4.- Convierta los siguientes números binarios a
decimales.
Ejemplo : a) 10111 b) 111101 c) 101010101
d) 1111.11 e) 10101.11001
(613.124)8 -> (110001011.001010100)2
(306.D)16 ->(001100000110.1101)2 5.- ¿Cuántos bits se requieren para
representar los siguientes números decimales?
Los números binarios son difíciles de manejar a) 52 b) 72 c) 134 d) 205
ya que se requiere dos o cuatro veces mas
dígitos que su equivalente decimal. 6.- Convierta cada número decimal a binario.
a) 1225 b) 59 c) 456
Ejemplo : 7.- Convierta cada fracción de:

7.1.- Decimal a binaria, con cuatro cifras
(111111111111)2 = (4095)10 significativas.
7.2.- Decimal a Hexadecimal, con cuatro cifras
Una forma de reducir esta deficiencia es significativas
emplear la relación entre el sistema de a) 0.972 b) 0.548 c) 0.2347
números binarios con el sistema octal o
hexadecimal. 8.- Convierta cada número de decimal a octal.
El número binario (111111111111)2 tiene 12 a) 45 b) 100 c) 435
dígitos y los podemos expresar en octal
(7777)8 (cuatro dígitos) o en hexadecimal como 9.- Convierta cada número de:
(FFF)16 (tres dígitos), la representación octal o 9.1.- Octal a decimal.
hexadecimal es mas deseable ya que se 9.2.- Octal a Binario.
representa en forma mas compacta, como un a) 546(8) b) 1327(8) c) 10024(8)
tercio o un cuarto del número de dígitos
requeridos por el número binario equivalente. 10.- Convierta cada número de:
10.1- Binario a Octal.
CUESTIONARIO WORK PAPER No. 2 10.2- Binario a Hexadecimal.
a) 101110110 b) 1100010010
1.- ¿Cual es el peso del número 5 en cada uno c) 10110010111
de los números decimales?
a) 358 b) 56824 c) 826,25 11.- Convierta cada número de:
11.1.- Hexadecimal a binario.
2.- Exprese cada uno de los siguientes 11.2.- Hexadecimal a Decimal.
números decimales como potencia de diez. a) B57E(16) b) 98F(16)
a) 2689 b) 567 c) 2F57A(16)
3.- ¿Hasta qué número se puede contar con 5

dígitos decimales?
Demuestre matemáticamente su respuesta.
11
WORK PAPER # 3
UNIDAD O TEMA: SISTEMAS NUMÉRICOS.
TITULO: Representación de números negativos (con signo).
FECHA DE ENTREGA:
PERIODO DE EVALUACION: Primera Etapa
REPRESENTACIÓN DE NÚMEROS A6 A5 A4 A3 A2
NEGATIVOS A1 A0
0 1 1 0
Debido a que muchas computadoras y 1 0 0
calculadoras digitales manejan números 0 110100
negativos y positivos, se necesita algún medio (+) Magnitud del
de representación para el signo del número numero
(+/-).
De este modo el número almacenado en el
Signo - Magnitud. registro A es +52. El bit del signo se usa para
indicar si un número binario almacenado es
Esto se lleva a cabo en general agregando otro positivo o bien negativo. Para los números
bit al número, denominado bit del signo. El positivos, el resto de los bits se utilizan
siguiente ejemplo, contiene un bit de signo y siempre para representar la magnitud del
seis bits de magnitud. Los bits de magnitud numero en forma binaria.
son el equivalente binario verdadero de los
valores binarios que se representan. Forma de complemento a-1.
Aunque este sistema de signo - magnitud es
directo y fácil de entender, no es de tanta La forma de complemento a 1 de un número
utilidad como los otros dos sistemas para binario cualquiera se obtiene simplemente
representar números binarios con signo. cambiando cada cero del número por 1 y cada
En términos generales la convención común uno por cero.
que se a adoptado es que un cero en el bit del
signo representa un número positivo y un uno, Ejemplo :
representa un número negativo.
El complemento a-1 del número 101101 es
Ejemplo : 010010
El registro A contiene los bits 0110100, el Cuando se quiere representar números

contenido cero en el bit mas significativo (A6) negativos en forma de complemento 1 el bit de
es el bit del signo que representa al signo (+). signo se convierte en 1 y la magnitud se
Los otros seis bits son la magnitud del número, transforma de forma binaria verdadera.
que es igual a 5210.
12
-57 = 1 111001 (forma de magnitud real) para un (-),pero los bits de magnitud se
= 1 000110 (forma de complemento a 1) representan de una forma diferente.
En la representación de signo-magnitud, estos
NOTA : Observe que el bit de signo no se bits son el número positivo ; en la
complementa sino que se conserva en un 1 a representación de complemento de 1, estos
fin de indicar un número negativo. bits son el complemento del número binario y
en la representación de complemento 2, el
Forma de complemento 2. número esta en su forma de complemento 2.
La forma de complemento 2 de un número CUESTIONARIO WORK PAPER No. 3

binario se forma simplemente tomando el
complemento 1 del número y sumando 1 a la 1. Exprese cada número decimal en binario
posición del bit menos significativo. como un número signo-magnitud de 8 bits.
a) +52 b) -90
Ejemplo :
2. Exprese cada número decimal como un
Convertir 111001 a su forma de complemento número de 8 bits en Sistema complemento
2. a-1.
a) +47 y -47 b) +101 y -101
000110
1 3. Exprese cada número decimal como un
--------- número de 8 bits en Sistema complemento
000111 a-2.
De tal forma que -57 se escribirá como 1 a) +59 y -59 b) +63 y -63
000111 en su representación de complemento
a 2. 4. Determine el valor decimal de cada uno de
los números en el sistema complemento a-
Resumen 2.
a) 01110100 b) 10111111
Tres sistemas para representar números
binarios con signo se muestran a continuación. 5. La representación en magnitud y signo del
número decimal +79 es _____
Signo- a. 1001111 b. 11001111
Numero C-1 C-2 c. 10110001 d. 01001111
Magnitud
+57 0111001 0111001 0111001
-57 1111001 1000110 1000111 6 La representación en complemento a 2 de
-53 es _____.
NOTA : Un número positivo en cualquier a. 00110101 b. 11010011
representación tiene un cero en el bit de la c. 11001011 d. 11110101
extrema izquierda para un (+), seguido de un
número positivo. Un número negativo siempre
tiene un uno en el bit de la extrema izquierda
13
WORK PAPER # 4
UNIDAD O TEMA: .ÁLGEBRA DE CONMUTACIÓN
TITULO: Lógica binaria
FECHA DE ENTREGA:
PERIODO DE EVALUACION :Primera Etapa
Lógica Binaria FUNCION
Compuerta AND: La tabla de la verdad muestra que la salida es

1 solamente cuando ambas entradas A y B
Cada compuerta AND tiene dos variables de están en 1. El símbolo de operación algebraico
entrada designadas por A y B y una salida de la función AND es el mismo que el símbolo
binaria designada por A*B. La compuerta AND de la multiplicación de la aritmética ordinaria
produce la unión lógica AND: esto es: la salida (*). Podemos utilizar o un punto entre las
es 1 si la entrada A y la entrada B están ambas variables o concatenar las variables sin ningún
en el binario 1: de otra manera, la salida es 0. símbolo de operación entre ellas.
Estas condiciones también son especificadas Las compuertas AND pueden tener más de
en la tabla de verdad para la compuerta AND. dos entradas y por definición, la salida es 1 si
cualquier entrada es 1.
Compuerta OR:
La compuerta OR tiene dos variables de

SÍMBOLO LOGICO entrada designadas por A y B y una salida
binaria designada por A+B. El símbolo
Tabla de verdad compuerta AND algebraico de la función OR (+), es similar a la
operación de aritmética de la suma. Las
Entrada Entrada Salida compuertas OR pueden tener más de dos
A B AB entradas y por definición la salida es 1 si
cualquier entrada es 1.
0 0 0
0 1 0
1 0 0
SIMBOLO LOGICO
1 1 1
Tabla de verdad compuerta OR
Entrada Entrada Salida
14
deriva de la abreviación NOT - AND. Otra

A B A+B
designación adecuada habría sido AND
0 0 0 invertido puesto que es la función AND la que
se ha invertido.
0 1 1
1 0 1
1 1 1
SIMBOLO LOGICO
FUNCION Tabla de verdad compuerta

NAND
Compuerta NOT (Inversor):
A B
El circuito inversor invierte el sentido lógico de
una señal binaria. Produce el NOT o función 0 0 1
complemento. El símbolo algebraico utilizado
para el complemento es una barra sobra el 0 1 1
símbolo de la variable binaria. Si la variable
binaria posee un valor 0, la compuerta NOT 1 0 1
cambia su estado al valor 1 y viceversa. El
círculo pequeño en la salida de un símbolo 1 1 0
gráfico de un inversor designa un
complemento lógico. Es decir cambia los
valores binarios 1 a 0 y viceversa.
FUNCION
Compuerta NOR:
La compuerta NOR es el complemento de la
SIMBOLO LOGICO compuerta OR y utiliza un símbolo gráfico OR
seguido de un círculo pequeño. La compuerta
Tabla de verdad compuerta NOT NOR puede tener más de dos entradas, y la
salida es siempre el complemento de la
Entrada A función OR, respectivamente.
Salida
0 1
1 0
SIMBOLO LOGICO
FUNCION Tabla de verdad compuerta OR

Compuerta NAND:
Es el complemento de la función AND, como A B
se indica por el símbolo gráfico que consiste
en un símbolo gráfico AND seguido por un 0 0 1
pequeño círculo. La designación NAND se
15
El NOR exclusivo como se indica por el círculo

0 1 0
pequeño en el símbolo gráfico, la salida de
1 0 0 ésta compuerta es 1 solamente si ambas
entradas tienen el mismo valor binario. Esta
1 1 0 compuerta está comúnmente disponible con
dos entradas y solamente en forma rara se
encuentran con tres o más entradas.
FUNCION
Compuerta OR exclusivo (XOR):

SIMBOLO LOGICO
La compuerta OR exclusiva tiene un símbolo
gráfico similar a la compuerta OR excepto por
una línea adicional curva en el lado de la Tabla de verdad compuerta
entrada. La salida de esta compuerta es 1 si XNOR
una entrada es 1 pero excluye la combinación
cuando las dos entradas son 0 ó 1. Esta Entrada Entrada Salida
compuerta está comúnmente disponible con A B
dos entradas y solamente en forma rara se
encuentran con tres o más entradas. 0 0 1
0 1 0
1 0 0
1 1 1
SIMBOLO LOGICO
Tabla de verdad compuerta FUNCION

XNOR CUESTIONARIO WORK PAPER No. 4
1. ¿Escriba la expresión booleana para una
A B compuerta OR de seis entradas?
0 0 1
2. ¿Cuál es la única combinación de entradas
0 1 0 que producirá un estado alto en la salida de
una compuerta AND de cinco entradas?
1 0 0
1 1 1 3. La salida de una compuerta AND esta

conectada a la entrada de un Inversor.
¿Escriba la tabla de la verdad mostrando la
salida del Inversor y para cada una de las
combinaciones de las entradas A y B?
FUNCION
4. Una salida de compuerta ________ será
Compuerta NOR exclusivo (XNOR): BAJO sólo cuando todas las entradas sean
ALTO.
16
a. NOR b. AND a. 11010100 b. 11000011

c. NAND d. OR c. 00101100 d. 01001100
5. ¿Cuál ejemplo expresa la propiedad 8. ¿Cuál ejemplo expresa la propiedad

asociativa de la adición en el álgebra de distributiva en el álgebra de
conmutación? Entradas Salida
a. A + (B + C) = (A + B) + C 0 0 w
b. (A + C) + B = A + BC 0 1 x
c. A(BC) = (AB) + C 1 0 y
d. (AB)C = (AC) + B 1 1 z
conmutación?
5. Para la tabla de verdad de la compuerta a. A(BC) = (AB) + C
AND mostrada en la figura, los valores para b. A + (B + C) = AB + AC
w, x, y, z son ____, ____, ____ y ____, c. A(B + C) = AB + AC
respectivamente. d. (A + B) + C = A + (B + C)
Entradas Salida 9. Para la tabla de verdad de la compuerta
0 0 w XNOR mostrada en la figura, los valores para
0 1 x w, x, y, z son ____, ____, ____ y ____,
1 0 y
respectivamente
1 1 z
0, 0,
a. 0,0,0,1.
b. 0,1,0,1.
c. 1,1,1,0.
d. 0,1,1,1.
6. ¿Cuál ecuación describiría con exactitud a. 1,0,0,1.

una compuerta OR de cuatro entradas b. 0,1,1,0.
cuando A = 1, B = 1, C = 0 y D = 0? c. 1,1,1,0.
a. 1 + 1 + 0 + 0 = 1 d. 1,0,1,0.
b. 1 + 1 + 0 + 0 = 01
c. 1 + 1 + 0 + 0 = 0 10. La expresión para una compuerta NOR de
d. 1 + 1 + 0 + 0 = 00 tres entradas es ______.
a. A*B*C b.
7. La representación en magnitud y signo c. d.
del número decimal -84 es _____
17
WORK PAPER # 5
UNIDAD O TEMA: SIMPLIFICACIÓN DE FUNCIONES LÓGICAS.
TITULO: Forma algebraica: Suma de Producto (SOP) y Producto de Suma (POS).
FECHA DE ENTREGA:
PERIODO DE EVALUACION: Segunda Etapa
Método de Suma de Productos (SOP) variables que producen un 1 en la función para

luego obtener la suma de todos los términos.
La suma de productos de una función lógica es La función lógica para la tabla 1 se determina
la suma de los mintérminos correspondientes a expresando las combinaciones 010, 100, 101 y
las líneas de la tabla de verdad para las que la 111 como A'·B·C', A·B'·C', A·B'·C y A·B·C:
función produce una salida igual a 1. La
función obtenida es la suma de productos. F1=  A,B,C( 2,4,5,7)= A'·B·C' + A·B'·C' + A·B'·C
+ A·B·C.
Ejemplo
Cada mintérmino de la función anterior
Obtener la suma de productos para la función representa una compuerta AND de tres
lógica de la tabla 1. entradas y la implementación de la función es
posible a través de la aplicación de la
Función de operación OR a las salidas de las cuatro
Línea C
A B salida F1 compuertas AND. Por tanto, el número total de
compuertas AND dependerá del total de
0 0 0 0 mintérminos de la expresión. El circuito se
0 muestra en la figura 1.
1 0 1 0
0
2 0 1 0 1
3 0 1 1 0
4 1 0 0 1
5 1 0 1 1
6 1 1 0 0
7 1 1 1 1
Tabla 1.Tabla de verdad de la función lógica F1
La función puede ser expresada conformando

un término mínimo por cada combinación de
18
Figura 1. Circuito lógico de la función lógica F1. La representación de la función anterior con
compuertas OR y AND se muestra en la figura
En una suma de productos se cumple la 2.
igualdad de la función al valor lógico 1 si al
menos uno de sus términos productos es igual
a 1.
Ejemplo
Obtener la suma de productos para la función

lógica de la tabla 2.
Figura 2. Función F2 utilizando compuertas

AND Y OR
A B F2
Esta función corresponde a la función OR
0 0 0 exclusiva, cuya compuerta se representa en la
figura 3.
0 1 1
1 0 1
Figura 3. Símbolo lógico de la función OR -
1 1 0 exclusiva.
Ejemplo
Tabla 2.Tabla de verdad de la función F2.
En la tabla de verdad existen dos condiciones Obtener la función SDP para la función lógica
para las cuales la salida es 1. Estas son las de la tabla 3. Simplificar la función y dibujarla.
siguientes:
La primera se presenta cuando A es Bajo(0) y A B F3

B es Alto(1). El resultado 1 de esta condición
se puede expresar como el producto lógico:
0 0 1
A’·B
0 1 0
La segunda condición se presenta cuando A
es 1 y B es 0. Esta condición ocasiona un 1 0 0
resultado 1, si el producto lógico es:
A·B’ 1 1 1
Como cualquiera de estas 2 condiciones hace Tabla 3.Tabla de verdad de la función F3

que la salida sea 1, entonces la función lógica
que los representa es la suma lógica de los Utilizando suma de productos para las líneas 1
productos anteriores: y 4 de la tabla se obtiene,
F2= A’·B + A·B’ = A Å B F3=A'·B'+ A·B, simplificando
19
F3=(A+B)’ + A·B A·B.C' + B·C + A' a su forma estándar.
F3= (A Å B)' El dominio de la expresión es el conjunto de

variables A, B y C. Se observa la falta de
El circuito lógico de la función anterior se formato estándar para el segundo y tercer
muestra en la figura 4. término producto. Sobre ellos se aplicará el
procedimiento, para luego volver a agrupar
toda la expresión:
Término B·C
B·C = B·C ·(A+A') = A·B·C + A'·B·C
Término A
Figura 4. Función F3 utilizando compuertas
AND, NOR y OR.
A' = A'·(C+C') = A'·C+A'·C' ; la expresión aún
no tiene el formato estándar, entonces
El símbolo lógico de la compuerta NOR - multiplicamos cada término por (B+B')
Exclusiva se muestra en la figura 5. A'·C·(B+B') +A'·C'·(B+B') = A'·B·C + A'·B'·C +
A'·B·C' + A'·B'·C'
La expresión en su formato estándar es:

Figura 5. Símbolo lógico de la función NOR -
A·B.C' + B·C + A' = A·B·C + A'·B·C + A'·B·C +
exclusiva
A'·B'·C + A'·B·C' + A'·B'·C'
Conversión de una expresión lógica a formato
Método de producto de sumas (POS)
de suma de productos
El producto de sumas de una función lógica es
La metodología empleada en la transformación
la multiplicación de los maxtérminos
de una suma de productos a su forma estándar
correspondientes a las líneas de la tabla de
se basa en el teorema 6; que establece que
verdad para las que la función produce una
una variable sumada con su complemento es
salida igual a 0. La función obtenida es el
siempre igual a 1; A + A' = 1. Los pasos son
producto de sumas.
los siguientes:
Ejemplo
1. Los términos producto que no contengan
la(s) variable(s) del dominio, multiplicarlos
por un término formado por dicha variable Obtener el producto de sumas para la función
más el complemento de la misma (teorema lógica de la tabla 4.
6).
2. Repetir el paso 1 para todos los términos
de la expresión que no contengan todas las Renglón o línea C Función de salida F4
AB
variables (o sus complementos) del
dominio. Resolver los términos 0 0 0 0
intervenidos. 0
1 0 1 0
Ejemplo 0
2 0 1 0 1
Convertir la expresión Booleana:
20
3 0 1 1 0 Un producto de sumas es igual a 0 si al menos

uno de los términos suma es igual a 0.
4 1 0 0 0
5 1 0 1 1 Ejemplo
6 1 1 0 1
Obtener el producto de sumas para la función
7 1 1 1 1
lógica de la tabla 5.
Tabla 4.Tabla de verdad de la función lógica F4
La función puede ser expresada conformando

un término máximo para cada combinación de
variables que producen un 0 en la función y A B F5
luego obtener el producto de todos los
términos. La función lógica para la tabla 4 se 0 0 0
determina expresando las combinaciones 000,
001, 011 y 110 como (A+B+C),(A+B+C'),
0 1 1
(A+B'+C') y (A'+B+C). La función lógica es la
siguiente:
1 0 1
F4= S A,B,C( 0,1,3,4)=
(A+B+C)·(A+B+C')·(A+B'+C')·(A'+B+C). 1 1 0
Cada maxtérmino de la función anterior

representa una compuerta OR de tres entradas Tabla 5.Tabla de verdad de la función OR -
y la implementación de la función es posible a exclusiva
través de la aplicación de la operación AND a
las salidas de las cuatro compuertas AND. Por Considere el complemento de la función de
tanto, el número total de compuertas AND Boole F5. Este puede obtenerse de la tabla 5
dependerá del total de mintérminos de la formando un término mínimo por cada
expresión. El circuito se muestra en la figura 6. combinación que produce un cero y luego
haciendo la suma de los términos. El
complemento de F5 se expresa así:
F5' = A'·B' + A·B
La expresión F5 se obtiene la negar F5':
F5 = (F5')' = (A'·B' + A·B)' =(A'·B')'·(A·B)' =

[(A')'+(B')']·(A'+B') = (A+B)·(A'+B')
Si cualquiera de los términos del POS es cero,

la función es cero.
De los 2 métodos anteriores, se pueden

escoger algunos criterios para aplicar un
método u otro, siendo estos los siguientes:
Figura 6. Circuito lógico de la función lógica F4  Si en la última columna de la tabla de

verdad, o sea en la columna que indica los
21
resultados, sí predominan los ceros es más c) F(a,b,c,d) =  (0,1,2,3,4,10,11)

conveniente utilizar las suma de productos.
Implemente el circuito con compuertas NOR de
Si en la columna que indica los resultados, dos entradas.
predominan los unos, es más conveniente
utilizar el método del producto de sumas. 3.- Se quiere Simplificar la siguiente función de
conmutación:
F (a,b,c,d) =  (3,4,5,6,7,11,12,13,14,15)
1.- Encontrar las expresiones mínimas de
suma de productos para las siguientes Con las combinaciones m2 y m9 opcionales:
funciones:
a) Obtener la suma mínima de productos.
a) F(w,x,y,z)=  (1,2,3,4,5,7,9,15) b) Obtener el producto mínimo de sumas.
b) F(w,x,y,z)= w x y z  w y z  wx y  w y z 4. Simplificar la siguiente expresión usando
los teoremas del álgebra de Boole.
Implemente el circuito con compuertas NAND Representar sólo con compuertas NAND.
de dos entradas.
Implemente el circuito con compuertas NOR de WXY + WY’ + X’W + YW
dos entradas.
5. Simplificar la siguiente expresión usando
2.- Encontrar las expresiones mínimas de los teoremas del álgebra de Boole.
productos de suma para las siguientes Representar sólo con compuertas NAND.
funciones:
a) T(w,x,y,z) =  (1,3,7,9,11,15) D(AB + AB) + AD + DB’ + B’
b) T(w,x,y,z) =  (0,2,3,4,6,10,11)
WORK PAPER # 6
UNIDAD O TEMA: LÓGICA COMBINACIONAL MSI Y LSI.
TITULO: Decodificadores no lineales: BCD – 7 segmentos (Ánodo y cátodo común)
FECHA DE ENTREGA:
PERIODO DE EVALUACION: Etapa Final
Decodificadores BCD a 7 segmentos código BCD en sus entradas y en sus salidas

activa un display de 7 segmentos para indicar un
El decodificador de BCD a siete segmentos dígito decimal.
es un circuito combinacional que permite un
22
El display de siete segmentos Figura 2. Diagrama de bloques de un

decodificador BCD a siete segmentos
El display está formado por un conjunto de 7
leds conectados en un punto común en su Suponiendo que el visualizador es un display de
salida. Cuando la salida es común en los cátodo común, se obtiene una tabla cuyas
ánodos, el display es llamado de ánodo entradas en código BCD corresponden a A, B, C
común y por el contrario, sí la salida es y D y unas salidas correspondientes a los leds
común en los cátodos, llamamos al display que se encenderían en cada caso para indicar el
de cátodo común. En la figura 1.,se dígito decimal. La tabla 1. muestra el caso de
muestran ambos tipos de dispositivos. En el ejemplo.
display de cátodo común, una señal alta
encenderá el segmento excitado por la
señal. La alimentación de cierta
combinación de leds, dará una imagen
visual de un dígito de 0 a 9.
Entradas Salidas
Valor decimal
A B C D a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
Figura 1. Display de ánodo común y cátodo 4 0 1 0 0 0 1 1 0 0 1 1

común
5 0 1 0 1 1 0 1 1 0 1 1
Decodificador de BCD a Siete segmentos
6 0 1 1 0 1 0 1 1 1 1 1
El decodificador requiere de una entrada en
código decimal binario BCD y siete salidas
conectadas a cada segmento del display. La 7 0 1 1 1 1 1 1 0 0 0 0
figura 2. representa en un diagrama de
bloques el decodificador de BCD a 7 8 1 0 0 0 1 1 1 1 1 1 1
segmentos con un display de cátodo común.
9 1 0 0 1 1 1 1 0 0 1 1
10 1 0 1 0 XXXXXXX
... .. .. .. .. X X X X X X X
15 1 1 1 1 XXXXXXX
23
Tabla 1. Tabla de verdad del decodificador En la columna de la salida c se tiene un solo 0,

BCD a siete segmentos. entonces se emplea el PDS:
Los valores binarios 1010 a 1111 en BCD c = (A + B + C’ + D)

nunca se presentan, entonces las salidas se
tratan como condiciones de no importa.
La simplificación de la información contenida

en la tabla 1. requiere de siete tablas de
verdad, que se pueden separar para cada Figura 4. Circuito para la salida c del
segmento. Por consiguiente, un 1 en la decodificador BCD a siete segmentos
columna indica la activación del segmento y
varios de estos segmentos activados indican Salida e
visualmente el número decimal requerido.
La columna correspondiente a esta salida tiene 4
Según la información de la tabla de verdad, unos y 5 ceros. Es mejor utilizar la representación
se puede obtener la expresión para cada SDP:
segmento en suma de productos o producto
de sumas según la cantidad de unos y ceros
e = (A’·B’·C’·D’) + (A’·B’·C·D’) + (A’·B·C·D’) +
presentes.
(A·B’·C’·D’) ;factorizando el primer término con el
cuarto y el segundo con el tercero:
Salida a
e = B’·C’·D’ + A’·C·D’ = D’·(B’·C’+ A’·C)
En la columna a existen 3 ceros y 7 unos,
entonces es más fácil obtener la función
PDS:
a = (A+B+C+D’)·(A+B’+C+D)= A + D·(B+C)
+ B’·(D’+C) = A + A·B’ + A·C + A·D + B·A +
B·C + B·D + C·A + C·B’+ C + C·D + D’·A +
D’·B’ + D’·C
a = A + (A·B’+B·A)+(A·C+C·A)+ (A·D+D’·A) Figura 5. Circuito para la salida e del

+( B·C+C·B’) + B·D + C + (C·D+D’·C) + decodificador BCD a siete segmentos
D’·B’ = A + A +A·C + A+ C + B·D + C + C +
D’·B’ = A + A.C + C + B·D + D’·B’
El resto de salidas se obtiene por las mismas
deducciones anteriores
a = A + C + (B D)’
1. ¿Cuáles segmentos del LED estarán

iluminados para una entrada del decodificador
de 1001?
Figura 3. Circuito para la salida a del 2. ¿Se puede activar al mismo tiempo mas de
decodificador BCD a siete segmentos una salida de un decodificador de BCD 7
segmentos? Explique su respuesta.
Salida c
24
3. Dadas las siguientes tablas de la verdad 0 1 0 1 0

correspondientes a un decodificador
BCD-7 segmentos. Critique dichas LT D C B A a b C d e f g
tablas y justifique su respuesta. 0 0 0 0 0 1 1 1 1 1 1 1
Completar las filas en blanco. 1 1 0 0 1 0 0 0 1 1 0 0
1 1 0 0 0 0 0 0 0 0 0 0
LT D C B A a b c d e f g 1 0 1 1 1 0 0 0 1 1 1 1
1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 1 1 0 0 0 0 0
0 0 0 0 1 0 1 1 0 0 0 0 1 0 1 0 1 0 1 0 0 1 0 0
0 0 0 1 0 1 1 0 1 1 0 1 1 1 0 1 1
0 0 0 1 1 1 1 1 1 0 0 1
0 0 1 0 0 0 1 0 1 0 1 0
0 0 1 0 1 1 0 1 1 0 1 1
25
WORK PAPER # 7
UNIDAD O TEMA: INTRODUCCION A LOS CIRCUITOS SECUENCIALES..
TITULO: Biestables R-S.
FECHA DE ENTREGA:
Biestables S-R (Set-Reset) o R=0 y S=0:

Asumiendo que Q=0, la salida de la
Este Biestables se compone de dos compuerta B es 1, así que la entrada de
compuertas NOR (ver figura 1). La operación la compuerta A es también 1, que a su
de este circuito puede entenderse mediante el vez obliga a que la salida de la
análisis del estado de las terminales para los compuerta A sea 0, lo cual concuerda
posibles valores de las entradas R y S. con la suposición inicial del estado de la
salida Q. Ahora suponiendo que Q=1, la
salida de la compuerta B es 0, al igual
que la entrada de la compuerta A,
concluyendo que Q=1. En estas
condiciones se deduce que el estado
previo de las salidas Q y Q' no se ve
alterado cuando R=0 y S=0.
Figura 1. Biestables S-R o R=0 y S=1:

Suponiendo que Q=0, entonces Q'=1.
Generalmente este Biestables se representa Las entradas a la compuerta B son S=1
de una forma mas simplificada. (ver figura 2). y Q=0, luego la salida de esta
compuerta es Q'=0, entonces Q=1.
Tenga presente que las conexiones
cruzadas garantizan que las salidas
sean siempre complementarias. Si
inicialmente se asume Q=1, las entradas
de la compuerta B son ahora S=1 y
Figura 2. Forma simplificada de Biestables S-
Q=1, lo que implica que la salida de esta
R
compuerta es Q'=0 o Q=1.
Para entender el funcionamiento de este
Si se observan los resultados del análisis,
dispositivo, analizaremos los estados de las
siempre que R=0 y S=1, la salida Q=1, es
salidas para cada uno de los casos que se
decir, que esta combinación de señales de
puedan presentar a las entradas de este
entrada sirve para fijar (set) la salida de la
circuito (ver figura 1):
terminal Q al nivel lógico 1.
26
1 1 -
o R=1 y S=0:
supongamos nuevamente que Q=0, lo
cual hace Q'=1. Entonces las entradas Tabla 1. Estados lógicos del Biestables S-R
de la compuerta A son R=1, Q'=1, lo que
ocasiona que la salida de esta sea Q=0. El subíndice i significa el i-ésimo instante en
Es decir, el circuito lógico conserva la el que se alimentan las entradas S y R, donde
salida en Q restaurada (reset) a 0. Qi indica el i-ésimo instante y Qi+1 indica el
o siguiente estado de la salida después de
Si suponemos inicialmente Q=1, o Q'=0. cambiar las entradas.
Entonces las entradas de la compuerta A se
son R=1 y Q'=0, lo que origina que la entrada Biestables S'- R'
a la compuerta A sea Q=0. En este caso,
dado que la salida en la terminal Q estaba en Este Biestables es otra versión del Biestables
1 lógico, la acción de R=1 y S=0 es restaurar S-R y se compone de dos compuertas NAND
(reset) su valor a 0. como se muestra en la figura 3. Su
funcionamiento es similar al Biestables S-R, y
En resumen, podemos decir que esta se puede hacer un análisis similar al que se
combinación de señales de entrada sirve hizo anteriormente para llegar a los estados
siempre para restaurar (reset) la salida de la que se resumen en la tabla 2. Este Biestables
terminal Q al nivel lógico de 0. también se conoce con el nombre de
Biestables S-R con entrada activa en bajo.
o S=1 y R=1: la
aplicación del análisis anterior muestra
que en estas condiciones, ambas
compuertas intentan generar un mismo
nivel lógico, lo cual hace indeterminado
el estado de las salidas. Lo que hace
que la salida sea indeterminada, es lo
que ocurre cuando se suprimen las
entradas. Si se suprime S antes que R, Figura 3. Biestables S'-R'
el Biestables se restaura. Si R se
suprime antes que S, el Biestables se Al igual que el Biestables S-R, este también
fija. En consecuencia, en el Biestables tiene su representación simplificada.
S-R esta condición de las entradas no
se permite; sin embargo, como se
explicará más adelante, algunas
modificaciones en este circuito pueden
eliminar la ambigüedad. El
funcionamiento descrito de este circuito
Figura 4. Representación simplificada de
puede resumirse en los estados que se
Biestables S'-R'
indican en la tabla 1.
Observe el comportamiento de este
Si Ri Qi+1 Biestables comparado con el anterior. Las
salidas son similares, pero en este la
0 0 Qi indeterminación ocurre cuando S=0 y R=0, y
0 1 0 no cuando S=1 y R=1, como en el Biestables
S-R. (ver la tabla 2 y comparar con la tabla 1).
1 0 1
27
Tabla 3. Estados lógicos del Biestables S-R

con habilitación
Como se observa, el funcionamiento es

similar al Biestables S'-R', solo que en este
Si Ri Qi+1 caso se agregó otra entrada para habilitar la
0 0 -
operación del circuito como Biestables.
0 1 0 Circuito Integrado Biestables S-R

1 0 1
El circuito integrado TTL ref. 74LS279
1 1 Qi contiene cuatro Biestables. En este integrado
dos de los Biestables tienen una entrada
doble para S'. Existe otro circuito integrado
Tabla 2. Estados lógicos del Biestables S'-R' CMOS ref. 4043 que tiene igualmente cuatro
Biestables. La configuración de pines de
Biestables S-R con habilitación estos dos circuitos integrados se muestra en
la figura 6
Este tipo de Biestables es una variación del
Biestables S'-R', con dos compuertas NAND
adicionales a las entradas (ver figura 5),
permite crear una nueva entrada, la cuál
actúa como habilitador (enable), para permitir
que las entradas S y R, actúen sobre
Biestables.
Figura 6. Configuración de pines CI-74LS279

y CI-4043
Figura 5. Biestables S-R con habilitación
En la siguiente tabla se resumen los estados de las
salidas de este Biestables para las posibles entradas. 1. Cuando se establece un FF R-S,
¿Cuáles son los estados de Q y Q`?
Si Ri E Qi+1 2. ¿Describa las diferencias de operación

de un latch R-S y un flip flor disparado
0 0 1 Qi por flanco?
0 1 1 0
3. ¿Cuál es la diferencia de operación
1 0 1 1 entre una entrada asíncrona y una
síncrona?
1 1 1 -
X X 0 Qi
28
29
WORK PAPER # 8
UNIDAD O TEMA: INTRODUCCION A LOS CIRCUITOS SECUENCIALES.
TITULO Biestables R-S, J-K, D, T
FECHA DE ENTREGA:
Flip-Flop S-R (Set-Reset)
Este dispositivo es similar al Biestable S-R, la

diferencia radica en la inclusión de una señal
de reloj, que actúa como señal de
confirmación del paso de los datos hacia el
circuito principal, el cuál se encarga de
memorizar los datos. Su representación en
los sistemas digitales es la que se muestra en Figura 2. Flip-flop D
la figura 1. Este tipo de flip-flop no es muy
comercial. La tabla 1 es la tabla de verdad de este flip-
flop, la cual indica que el dado se tranfiere cuando
ocurre un pulso de reloj.
D CLK Qi+1
Figura 1. Flip-flop S-R 0 ↑ 0

1 ↑ 1
Flip-Flop D (Data)
En el flip-flop D la señal habilitadora (enable) Tabla1. Estados del flip-flop D

es reemplazada por el mecanismo del flip-flop
maestro/esclavo, el cual actualiza los datos La forma de operación de este flip-flop es muy
cada vez que la señal de reloj tiene una sencilla:
transición de 0 a 1 o 1 a 0 dependiendo del
tipo de flip-flop. La estructura del flip-flop D y o Cuando D=0 y
su representación simplificada se muestran se presenta un cambio de 0 a 1 lógico
en la figura 2. en la entrada de reloj del flip-flop la
salida Q=0.
o Cuando D=1 y
se presenta un cambio de 0 a 1 lógico
30
en la entrada de reloj del flip-flop la

salida Q=1.
Figura 4. Flip-flop D Preset-Clear
En otras palabras, el dato en D se transfiere y
memoriza en Q cada vez que se presenta una La gran parte de los Circuitos Integrados que
transición de 0 a 1 lógico en la señal de reloj contienen flip-flops vienen con entradas
(CLK); esta condición se conoce con el asíncrónicas de inicialización y borrado
nombre de transición por flanco positivo. (Preset y Clear), comunmente representados
con las abreviaturas PRE y CLR.
La condición complementaria a la anterior es
cuando la transición es de 1 a 0 lógico, en Flip-Flop J-K
este caso se dice que la transición se da por
flanco negativo. Este flip-flop es una versión modificada del
flip-flop D, y su aplicación es muy difundida en
Este flip-flop se puede utilizar para que la el Análisis y Diseño de Circuitos
transición se de por flanco negativo, Secuenciales. El funcionamiento de este
simplemente basta con poner a la entrada del dispositivo es similar al flip-flop S-R, excepto
reloj un inversor como en la figura 3. que en este no se presentan
indeterminaciones cuando sus dos entradas
se encuentran en 1 lógico, si no que el flip-
flop entra en un modo de funcionamiento
llamado modo complemento, en el cual, la
Figura 3. Flip-flop D con inversor en la salida Q cambia a su estado complementario
entrada de reloj después de cada pulso de reloj. La
Flip-Flop D Preset-Clear configuración de este flip-flop y su
representación abreviada se muestran en la
Este flip-flop es similar al flip-flop D, excepto figura 5 y en la tabla 2 se indican los estados
que este tiene dos entradas asincrónicas de entrada y salida de este flip-flop.
activadas en bajo llamadas Preset y Clear.
Estas entradas como su nombre lo indican
sirven respectivamante para poner en 1 y 0 la
salida Q del flip-flop independientemente de la
señal de reloj. La configuración de este flip-
flop y su representación abreviada se
describen en la figura 4.
Figura 5. Representación del flip-flop J-K
Note que las entradas J y K controlan el

estado de este flip-flop de la misma manera
que en el flip-flop D. Cuando las entradas son
J=1 y K=1 no generan un estado
indeterminado a la salida, sino que hace que
la salida del flip-flop cambie a su estado
complementario.
31
La tabla de verdad de este flip-flop se limita a

J K CLK Qi+1
las líneas 1 y 4 del flip-flop J-K.
0 0 ↑ Qi
1 0 ↑ 1 T CLK Qi+1
0 1 ↑ 0 0 ↑ Qi
1 1 ↑ Qi' 1 ↑ Qi'
Tabla 2. Estados del flip-flop J-K Tabla 3. Estados del flip-flop T

Flip-Flop T (Toggle)
1. ¿Se pueden usar los flip flop tipo J-K
Este flip-flop recibe su nombre por la función para la transferencia paralela de
que realiza (Toggle) cambiando el estado de datos?
la salida por su complemento. Es una
modificación del flip-flop J-K limitándolo a 2. ¿Obtenga un flip flop tipo D a partir de
cumplir exclusivamente esta función, la cual un flip flor J-K? Haga el diagrama de
se logra uniendo las terminales J y K como se conexión.
muestra en la figura 6.
3. ¿Obtenga un Flip Flor tipo T a partir de
un tipo D? Haga el diagrama de
conexión.
Figura 6. Flip-flop T
32
Tabla de
Práctica de Laboratorio:Nº 1 C. I. Descripción funciona-
Título: COMPUERTAS LOGICAS. miento
Lugar de Ejecución: Laboratorio de
Electrónica y Cómputo.
7408
Nombre y Apellidos:
_______________________________
7432
1. Objetivos.
 Comprobar el funcionamiento de las

compuertas lógicas fundamentales:
7404
AND, OR y NOT (inversor).
 Comprobar el funcionamiento de las
compuertas universales NAND y NOR.
2. Aspectos fundamentales. 7400
a. Consultar el manual de reemplazo ECG

para determinar los terminales de
entrada, salida y alimentación de los
diferentes CIs a utilizar en la práctica.
Dibuje en la tabla siguiente. 7402
7486
3. Diseño del experimento

I. Método: Experimental

II. Materiales y equipos:
 protoboard
 cables
 circuitos integrados de la serie
74XXX
 diodo LED
 fuente de voltaje, multímetro
33
III. Desarrollo experimental corresponde con tierra o común. Si tiene

alguna duda al respecto consulte a su
Para cada uno de los circuitos integrados, se profesor o a su asistente.
debe montar un circuito como el de la figura.
3º Conecte los terminales de alimentación del
CI adecuadamente Vcc (terminal 14) y tierra
(terminal 7).
4º Represente en la tabla correspondiente, los

efectos sobre el diodo LED
(encendido/apagado) para cada combinación
de entrada posible. Considere el “1” lógico
como Vcc y el “0” lógico como tierra (GND)
a. 7408
A B LED
Figura 1. Circuito básico para la
(encendido/apagado)
comprobación de las compuertas en el
laboratorio de Electrónica. 0 0
0 1
Mediciones en el circuito (LABORATORIO
DE ELECTRONICA) 1 0
1º Ensamble sobre el protoboard el circuito 1 1

representado en la figura 1, utilizando los CI
de las diferentes compuertas lógicas. Repita
el procedimiento para cada una de las
compuertas lógicas b. 7432
El diodo LED es un dispositivo que puede A B LED (on/off)

emitir luz bajo determinadas condiciones. 0 0
Dispone de un terminal largo (ánodo) y de
otro corto (cátodo). El ánodo debe conectarse 0 1
a la salida de la compuerta lógica y el cátodo
1 0
a referencia o GND (tierra).
1 1
c. 7400
A B LED (on/off)
0 0
Aspecto de un diodo LED. 0 1
2º Encienda la fuente de voltaje de cd con 1 0
salida variable, compruebe que tenga un
voltaje de salida de 5 V. El terminal rojo 1 1
corresponde a los 5 V y el terminal negro
34
d. 7402
A B LED (on/off)
0 0
0 1
1 0
1 1
e. 7404
A LED (on/off)
0
Figura 2. Circuito para la simulación en

f. 7486 workbench.
A B LED (on/off) 2º Siguiendo el diagrama repre

0 0 figura 2, podrá obtener las formas de onda
correspondiente a cada una de las
0 1 compuertas lógicas. El analizador lógico le
permitirá comparar las señales de entrada y
1 0 salida de cada compuerta.
3º Cambie la secuencia de entrada por la que
1 1
se muestra en la figura 3 e imprima los
resultados de la simulación.
Simulación del circuito (LABORATORIO

DE COMPUTACIÓN)
1º Considere el circuito de la figura 2.

Represéntelo en el simulador de circuitos
workbench, .
Figura 3. Palabra de simulación para cada

compuerta lógica
35
4. Conclusiones sobre los resultados d. De los diagramas de tiempos que

obtenidos aparecen en la figura, ¿cuál es el correcto
para un inversor?
a. Una salida de compuerta ________ será
ALTO sólo cuando todas las entradas
sean BAJO.
b. Una salida de compuerta ________ será
BAJO sólo cuando todas las entradas
sean ALTO.
c. ¿Cuál onda de salida es correcta para una
compuerta AND, de tres entradas, con las
ondas de entrada que aparecen en la
figura?
IN
OUT a
OUT b NOTA: Las conclusiones se ponderan para la
OUT c nota del laboratorio.
OUT d
5. Bibliografía
OUT e
OUT f  Tocci Ronald, “Sistemas Digitales.
Principios y aplicaciones”.
 Wakerley Jonh, “Sistemas Digitales.
Principios y prácticas”.
 Morris Mano M. “Diseño Digital”.
A. Completar las siguientes

Práctica de Laboratorio:Nº 2 expresiones, a la salida de las compuertas.
Título:TEOREMAS DEL ALGEBRA DE
BOOLE. a.
Lugar de Ejecución:Laboratorio de X
Electrónica y Cómputo. 1
X
Nombre y Apellidos:
0
________________________________
b.
1. Objetivos. X
1
 Interpretar y aplicar los teoremas del
álgebra de conmutación. X
 Comprobar el Teorema de D´Morgan. 0
c.
2. Aspectos fundamentales.
X
36
 diodo LED
d.  fuente de voltaje, multímetro,
X osciloscopio, generador de
funciones
X III. Desarrollo experimental

B. Dibujar el circuito equivalente y DE ELECTRONICA)
escribir la expresión correspondiente.
Procedimiento 1 y 2
a. Aplicando la ley Conmutativa y
Asociativa, utilizar compuertas de dos 1º Ensamble sobre el protoboard el circuito
entradas. representado en la figura 1, utilizando el CI de
la compuerta lógica correspondiente, el
A
generador de señales y el osciloscopio.
B
C
2º Encienda el osciloscopio y estabilice el
trazo. Si tiene alguna duda consulte a su
profesor o al asistente de laboratorio.
b. Aplicar la ley Distributiva
3º Encienda la fuente de voltaje de cd con
X salida variable, compruebe que tenga un
Y voltaje de salida de 5 V. El terminal rojo
corresponde a los 5 V y el terminal negro
corresponde con tierra o común. Si tiene
Z alguna duda al respecto consulte a su
profesor o a su asistente.
c. Aplicar el teorema de D´Morgan.
4º Conecte los terminales de alimentación del
A CI adecuadamente Vcc (terminal 14) y tierra
B  (terminal 7).
 5º Siguiendo el diagrama representado en la

figura 1, conecte la punta de prueba del canal
1 del osciloscopio para medir la señal de
A entrada y la punta correspondiente al canal 2,
B  en la salida del circuito. Recuerde que la
 punta común del osciloscopio deberá
conectarse al común o negativo del circuito en
el protoboard. El osciloscopio le permitirá
comparar ambas señales para determinar el
efecto de la otra entrada de la compuerta

sobre la salida de la misma. Anote las formas
I. Método: Experimental
de onda en las pantallas correspondientes,
así como el valor de los botones de TIME/DIV
y V/DIV.
 protoboard
 cables
6º Repita el procedimiento para la compuerta
 circuitos integrados de la serie
OR.
74XXX
37
Figura 1. Comprobación de los teoremas 1 y 2

para la compuerta AND
Compuerta AND
Escala eje X ______TIME/DIV
FORMA DE ONDA CON ENTRADA = 1
Escala eje Y ______V/DIV
Compuerta OR
Escala eje X _______TIME/DIV

Escala eje Y ______V/D

Escala eje Y ______V/D

38
Compuerta AND

Procedimiento 3 y 4 Escala eje Y ______V/D
1º Ensamble sobre el protoboard el circuito COMPUERTA OR

representado en la figura 2, utilizando el CI de
las compuertas lógicas correspondientes, el
generador de señales y el osciloscopio.
2º Repita el procedimiento anteriormente
descrito.
3º Repita el procedimiento para la compuerta
OR.

Procedimiento 5 y 6
1º Ensamble sobre el protoboard un circuito

Figura 2. Comprobación de teorema 5 para la que compruebe el funcionamiento de la
compuerta AND compuerta NOR como AND, OR e inversor
(utilizando sólo compuertas NOR)
39
A LED
(encendido/apagado)
0
1 NOR como inversor
Sugerencia: puedes utilizar el mismo circuito

del Laboratorio 1, con el diodo LED.
NOR como OR
NOR como AND
A B LED
(encendido/apagado)
0 0
0 1
NOR como AND
1 0
1 1
2º Ensamble sobre el protoboard un circuito

que compruebe el funcionamiento de la
compuerta NAND como AND, OR, inversor y
XOR (utilizando sólo compuertas NOR).
NAND como AND

NOR como inversor
NOR como OR
A B LED
(encendido/apagado)
0 0
0 1
1 0 NAND como OR
1 1
40
1 0
1 1
NAND como XOR

NAND como inversor
A LED
(encendido/apagado)
0
NAND como XOR
A B LED
(encendido/apagado)
NAND como inversor 0 0
0 1
1 0
1 1
Simulación del circuito (CENTRO DE

NAND como AND
COMPUTO)
A B LED
1º Repita los procedimientos 1 a 4.
(encendido/apagado)
0 0
workbench. Sustituya el Generador de
0 1 Funciones por el Generador de Palabras con
el patrón mostrado en la figura 3. Imprima los
1 0 resultados de la simulación.
1 1
NAND como OR
A B LED
(encendido/apagado)
0 0
0 1
41
c. Una variable en AND con 0 siempre es

_____________.
d. Una variable en OR con 0 siempre es
______________.
e. Una variable en AND con la misma
variable negada siempre es
_________.
f. Una variable en OR con la misma
variable negada siempre es
__________.
g. Una variable en AND con la misma
variable siempre es
_______________.
h. Una variable en OR con la misma
variable siempre
es_________________.
i. Una compuerta AND con la salida
negada es equivalente a _______ y a
Figura 3. Palabra de simulación para cada ____________.
compuerta lógica j. Una compuerta OR con la salida
negada es equivalente a ________ y a
2º Repita los procedimientos 5 y 6. ____________.
workbench. Imprima los resultados de la
simulación. NOTA: Las conclusiones se ponderan para la
nota del laboratorio.
5. Conclusiones sobre los resultados 6. Bibliografía

obtenidos
 Tocci Ronald, “Sistemas Digitales.
a. Una variable en AND con 1 siempre es Principios y aplicaciones”.
_____________.  Wakerley Jonh, “Sistemas Digitales.
b. Una variable en OR con 1 siempre es Principios y prácticas”.
______________.  Morris Mano M. “Diseño Digital”.
Práctica de Laboratorio:Nº 3  Llevar a cabo los pasos necesarios

Título: MAPAS DE KARNAUGH. para reducir una expresión lógica a su
Lugar de Ejecución: Laboratorio de forma más simple.
Electrónica y Cómputo.  Utilizar el mapa de Karnaugh como
herramienta para simplificar y diseñar
circuitos lógicos.
Nombre y Apellidos:
________________________________
2. Aspectos fundamentales.
1. Objetivos. A. La expresión booleana A  B  C es:

a. un término suma
42
b. un término literal a. Analítico

c. un término producto b. Experimental
d. un término complementado
B. La expresión booleana ABC D es:  protoboard
a. un término suma  cables
b. un término producto  circuitos integrados de la serie
c. un término literal 74XXX
d. siempre 1  diodo LED
C. Un ejemplo de una expresión suma de III. Desarrollo experimental

producto es:
a. A  B(C  D ) Análisis teórico
b. AB  AC  ABC
c. ( A  B  C )( A  B  C ) Se pretende diseñar un circuito combinacional
d. ambas (a ) y (b) con 4 interruptores de entrada A, B, C y D y 2
luces de salida E y F que funcione de la
D. Un ejemplo de una expresión producto siguiente manera:
de suma es:  Cuando la mayoría de los interruptores
estén a 1, se activará sólo la luz E.
a. AC  A( B  C )
 Cuando la mayoría de los interruptores
b. ( A  B)( A  B  C ) estén a 0, se activará sólo la luz F.
c. ( A  B  BC )  Cuando coincida el número de
d. ambas (a ) y (b) interruptores a 1 con el número de
interruptores a 0, el criterio será:
E. Un mapa de Karnaugh para tres  Si hay al menos dos interruptores
variables tiene: adyacentes al mismo valor,
a. ocho celdas permanecerán ambas luces
b. tres celdas apagadas.
c. dieciseis celdas  En caso contrario, estarán ambas
d. cuatro celdas luces encendidas.
F. En un mapa de Karnaugh para cuatro 1º Construir la Tabla de la Verdad para ambas

variables, se produce un término salidas (E y F).
producto de dos variables, mediante:
a. un grupo de 1´s de dos celdas
b. un grupo de 1´s de ocho celdas A B C D E F
c. un grupo de 1´s de cuatro celdas 0 0 0 0
d. un grupo de 0´s de cuatro celdas 0 0 0 1
0 0 1 0
G. En un mapa de Karnaugh, agrupar los
0 0 1 1
0´s produce
a. una expresión producto de sumas 0 1 0 0
b. una expresión suma de productos 0 1 0 1
c. una condición no importa 0 1 1 0
d. lógica AND-OR 0 1 1 1
1 0 0 0
1 0 0 1
3. Diseño del experimento 1 0 1 0
1 0 1 1
I. Método:
43
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
Forma canónica E:
________________________________
Forma canónica F:
________________________________
FUNCION F
2º Construya el K-Mapa correspondiente al
punto anterior y señales las posibles
agrupaciones de celdas 1´s
CD
AB
00 01 11 10
00
01
11
10
Función suma de productos mínima E:

________________________________
Simulación del circuito (LABORATORIO
DE COMPUTACION)
CD 00 01 11 10
AB
00 1º Represente en el simulador de circuitos
01 workbench, la función de suma de productos
11 mínima que obtuvo en el estudio teórico para
10 ambas funciones.
Función suma de productos mínima F: 2º Compruebe que el circuito realiza la

________________________________ función deseada para todas las
combinaciones de entrada, mediante un LED
3º Utilizando sólo compuertas NAND de dos conectado a la salida del mismo. Imprima el
entradas, diseñe un circuito combinacional circuito obtenido en el simulador.
que realice la función:
E F
A B C D
(ON/OFF) (ON/OFF)
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
FUNCION E
0 1 1 1
1 0 0 0
44
1 0 0 1 1 0 1 0
1 0 1 0 1 0 1 1
1 0 1 1 1 1 0 0
1 1 0 0 1 1 0 1
1 1 0 1 1 1 1 0
1 1 1 0 1 1 1 1
1 1 1 1
Mediciones en el circuito (LABORATORIO 5. Conclusiones sobre los resultados

DE ELECTRONICA) obtenidos.
1º Ensamble sobre el protoboard el circuito Diga Verdadero o Falso.

obtenido en el análisis teórico con compuertas a. ___ La ecuación booleana,
NAND (7400) e inversores (7404). ( A B )  ( AC )  ( BC ) , es el resultado de este
mapa de Karnaugh.
2º Encienda la fuente de voltaje de cd con
salida variable, compruebe que tenga un BC 00 01 11 10
A
voltaje de salida de 5 V. El terminal rojo 0 1 1
corresponde a los 5 V y el terminal negro 1 1 1 1
corresponde con tierra o común. Si tiene
alguna duda al respecto consulte a su b. ___ La ecuación booleana,
profesor o a su asistente. A BC D  ABC  AD  BD , es el resultado
de este mapa de Karnaugh.
3º Conecte los terminales de alimentación de
los CIs 7400 y 7404 adecuadamente Vcc 00 01 11 10
AB CD
(terminal 14) y tierra (terminal 7) 00 1 1
respectivamente. 01 1 1 1
11 1 1
4º Compruebe que el circuito realiza la
10 1
función deseada para todas las
combinaciones de entrada, mediante un LED
conectado a la salida de los mismos.
NOTA: Las conclusiones se ponderan para la
Anote el estado de los LEDs cuando se nota del laboratorio.
aplican las combinaciones simultáneamente.
6. Bibliografía
E F
A B C D (ON/OFF (ON/OFF  Tocci Ronald, “Sistemas Digitales.
) ) Principios y aplicaciones”.
0 0 0 0  Wakerley Jonh, “Sistemas Digitales.
0 0 0 1
0 0 1 0
0 0 1 1 Práctica de Laboratorio:Nº 4
0 1 0 0 Título: IMPLEMENTACION DE FUNCIONES
0 1 0 1 LOGICAS CON CI CONBINACIONALES.
0 1 1 0 Lugar de Ejecución: Laboratorio de
0 1 1 1 Electrónica y Cómputo.
1 0 0 0
1 0 0 1
45
Nombre y Apellidos:
________________________________

I. Método:
1. Objetivos.
 Analítico
 Llevar a cabo los pasos necesarios para  Experimental
reducir una expresión lógica a su forma
más simple. II. Materiales y equipos:
 Utilizar el mapa de Karnaugh como
herramienta para simplificar y diseñar  protoboard
circuitos lógicos.  cables
 CI 74151 Y 7404
 diodo LED
2. Aspectos fundamentales.  fuente de voltaje, multímetro,
osciloscopio, generador de funciones
Diga Verdadero o Falso
a. ___ Es normal que más de una salida III. Desarrollo experimental
de decodificador esté activa al mismo
tiempo. Análisis teórico
b. ___ Un codificador es un circuito
lógico que acepta un conjunto de Se pretende diseñar un circuito combinacional
entradas el cual representa un número con 4 interruptores de entrada A, B, C y D y 2
binario, y activa sólo la salida que luces de salida E y F que funcione de la
corresponde a ese número de entrada. siguiente manera:
c. ___ Todas las salidas del  Cuando la mayoría de los interruptores
decodificador octal 74138 están estén a 1, se activará sólo la luz E.
inhabilitadas (ALTO) cuando las  Cuando la mayoría de los interruptores
entradas habilitadas son: estén a 0, se activará sólo la luz F.
 Cuando coincida el número de
interruptores a 1 con el número de
interruptores a 0, el criterio será:
 Si hay al menos dos interruptores
d. Cuando la entrada de datos I4 del adyacentes al mismo valor,
codificador octal a binario 74148 está permanecerán ambas luces
activa, la salida de datos está: apagadas.
 En caso contrario, estarán ambas
luces encendidas.
1º Construir la Tabla de la Verdad para ambas
salidas (E y F).
e. ___ Un multiplexor de cuatro líneas
debe tener como entradas cuatro
A B C D E F
entradas de datos y dos entradas de
selección. 0 0 0 0
f. ___ Un demultiplexor tiene un número 0 0 0 1
de líneas de entrada, sólo una de ellas 0 0 1 0
se activa en un momento dado y 0 0 1 1
produce un código de salida N-bit, 0 1 0 0
dependiendo de la entrada que se
0 1 0 1
activó.
46
0 1 1 0 voltaje de salida de 5 V. El terminal rojo

0 1 1 1 corresponde a los 5 V y el terminal negro
1 0 0 0 corresponde con tierra o común. Si tiene
1 0 0 1
1 0 1 0
1 0 1 1 3º Conecte los terminales de alimentación de
1 1 0 0 los CIs 75151 y 7404 adecuadamente Vcc
1 1 0 1 (terminal 16 y 14) y tierra (terminal 8 y 7)
1 1 1 0 respectivamente.
1 1 1 1
4º Compruebe que el circuito realiza la
Forma canónica E: función deseada para todas las
________________________________ combinaciones de entrada, mediante un LED
conectado a la salida de los mismos.
Forma canónica F: Anote el estado de los LEDs cuando se
________________________________ aplican las combinaciones simultáneamente.
2º Dibuje el circuito correspondiente para E F

cada función con multiplexores de 8x1 e A B C D (ON/OFF (ON/OFF
inversores. ) )
0 0 0 0
FUNCION E 0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
FUNCION F 0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
Procedimiento 2
DE ELECTRONICA) 1º Ensamble sobre el protoboard el circuito
mostrado en la figura 1, consulte la tabla de
Procedimiento 1 funcionamiento del decodificador BCD-siete
segmentos.
1º Ensamble sobre el protoboard el circuito
obtenido en el análisis teórico con MUX 8x1 2º Encienda la fuente de voltaje de cd con
(74151) e inversores (7404) y LEDs. salida variable, compruebe que tenga un
voltaje de salida de 5 V. El terminal rojo
2º Encienda la fuente de voltaje de cd con corresponde a los 5 V y el terminal negro
salida variable, compruebe que tenga un corresponde con tierra o común. Si tiene
47

3º Conecte los terminales de alimentación

adecuadamente Vcc (terminal 16) y tierra
(terminal 8) respectivamente.
4º Compruebe que el circuito realiza la 1100

función deseada para todas las
combinaciones de entrada, cuando las
entradas LT = RBI = RBO = 1 (High). Dibuje el
código obtenido para las combinaciones
mayores a 10012.
Qué sucede bajo las condiciones LT = 1

1101
(High), RBI = RB0 = 0 (Low)?
_____________________________________
_____________________________________
Qué sucede bajo las condiciones LT = 0

(Low), RBI = X (condición no importa), RB0
= 1 (High)?
_____________________________________ 1110
_____________________________________
Entradas Salidas
D C B A a b c d e f g
0 0 0 0 1111
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1 Simulación del circuito (CENTRO DE
1 0 0 0 COMPUTO)
1 0 0 1
1º Represente en el simulador de circuitos
1 0 1 0
workbench, las funciones que obtuvo en el
1 0 1 1 estudio teórico.
1 1 0 0 2º Compruebe que los circuitos realizan la
1 1 0 1 función deseada para todas las
1 1 1 0 combinaciones de entrada, mediante un LED
1 1 1 1 conectado a la salida de los mismos.
Imprima el resultado de la simulación para

1010 cada una de las condiciones dadas en el
problema propuesto (cuatro).
48
 Cuando la mayoría de los interruptores NOTA: Las conclusiones se ponderan para la

estén a 1. nota del laboratorio.
 Cuando la mayoría de los interruptores
estén a 0.
 Si hay al menos dos interruptores 6. Bibliografía
adyacentes al mismo valor, permanecerán
ambas luces apagadas.  Tocci Ronald, “Sistemas Digitales.
 En caso contrario, estarán ambas luces Principios y aplicaciones”.
encendidas.  Wakerley Jonh, “Sistemas Digitales.
 Morris Mano M. “Diseño Digital”.
5. Conclusiones sobre los resultados
obtenidos.
IMPORTANTE!!! La práctica de laboratorio
Diga Verdadero o Falso, o seleccione la debe estar firmada por el responsable del
opción correcta laboratorio, como constancia de la
ejecución de la misma.
a. ___ Cuando las salidas a, b, c, d, y g
de un convertidor de código BCD a siete
segmentos están activas, el número que
aparece es el cinco.
b. ___ Para seleccionar la entrada de

datos I1 de un multiplexor 74151 de ocho
líneas, las entradas de selección deben ser:
c. Determina la salida correcta para el

multiplexor y su diagrama de tiempos en la
figura.
49
DIF´S # 1
UNIDAD O TEMA: DISEÑO LÓGICO COMBINACIONAL.

TITULO: Detección de fallas en Circuitos Integrados
FECHA DE ENTREGA:
PERIODO DE EVALUACION: Segunda Etapa
Los Circuitos Integrados son construidos de  Tipos de fallas externas.

manera que no presenten fallas en su  Causas y soluciones a las
funcionamiento, aunque a veces debido a mismas.
diversos factores éstos se dañan.
Además de la bibliografía de la materia
Los circuitos integrados pueden presentar puede consultar las siguientes páginas
fallas internas y externas. en Internet.
Se deben formar equipos de cuatro www.comunidadelectronicos.com

estudiantes y basado en las afirmaciones www.monografias .com
anteriores, discutir los siguientes aspectos: www.aprenderelectronica.tk
www.todoelectronica.com
 Pasos básicos para detectar una
falla interna en un Circuito Integrado
CONCLUSIONES (deberán sintetizar la opinión del grupo):
50
COMENTARIOS (deberán sintetizar la opinión del grupo):
GRUPO (máximo cinco integrantes):

AP. PATERNO AP. MATERNO NOMBRES FIRMA
DIF´S # 2
UNIDAD O TEMA: DISPOSITIVOS DE MEMORIA

TITULO: Tipos de memoria
FECHA DE ENTREGA:
PERIODO DE EVALUACION: Tercera Etapa
Existen diversos tipos de memorias, cada uno

de estos tipos es diferente en su operación Debido a esta importancia es necesario
interna aunque el principio de operación conocer los siguientes datos técnicos básicos
generalmente es el mismo. de las memorias, investigue sobre:
Cada sistema de memoria necesita diferentes  Parámetros eléctricos.

buses de entrada y salida para realizar  Tipos de memorias y aplicaciones.
diversas funciones.  Tecnología de fabricación.
 Tendencias actuales en la fabricación de
Se deben formar equipos de cuatro memorias
estudiantes y basado en las afirmaciones
anteriores, discutir los siguientes aspectos Además de la bibliografía de la materia
puede consultar las siguientes páginas
 Seleccionar una dirección de memoria en Internet.
para una acción determinada.
 Ejecutar una operación de lectura o http://pchardware.org/memrias.php
escritura para su ejecución. http://www.abcdatos.com/tutoriales/hardware/
 Hacer una consulta de datos que están memorias.html
almacenados en la memoria.
51
CONCLUSIONES (deberán sintetizar la opinión del grupo):
COMENTARIOS (deberán sintetizar la opinión del grupo):
GRUPO (máximo cinco integrantes):

AP. PATERNO AP. MATERNO NOMBRES FIRMA
52
VISITA TÉCNICA # 1
UNIDAD O TEMA: TODO EL CONTENIDO

LUGAR: AXS Bolivia
FECHA PREVISTA: Antes del primer parcial
RECURSOS NECESARIOS:
OBJETIVOS DE LA ACTIVIDAD:
Interpretar la importancia de las comunicaciones y su desarrollo en los últimos 10 años en Bolivia.
FORMAS DE EVALUACIÓN:
Informe técnico y defensa del mismo.
VISITA TÉCNICA # 2

LUGAR: ENTEL
FECHA PREVISTA: Antes del segundo parcial.
Valorar la importancia de la fibra óptica en el desarrollo de las comunicaciones y en Bolivia.
53
VISITA TÉCNICA # 3

LUGAR: COTAS
FECHA PREVISTA: Antes del segundo parcial.
Interpretar la importancia de los sistemas digitales en la transmisión de voz, datos e imagenes.
54

Ok Sistemas Digitales I

Cargado por

Copyright:

Formatos disponibles

Ok Sistemas Digitales I

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Ok Sistemas Digitales I

Cargado por

Copyright:

Formatos disponibles

FACULTAD DE INGENIERIA

UNIDAD ACADEMICA SANTA CRUZ

Elaborado por: Ing. Sergio Rodrigo Ávila Martínez

UNIDAD ACADEMICA SANTA CRUZ

Ser la Universidad líder en calidad educativa.

Desarrollar la Educación Superior Universitaria con calidad y competitividad al

Estimado (a) alumno (a):

SYLLABUS 2.2. Conversión entre sistemas numéricos

II. PROGRAMA ANALITICO DE LA 4.1. Lógica binaria. Operaciones Lógicas

5.2. Implementación de circuitos con UNIDAD IV: INTRODUCCION A LOS

incorporen a su preparación académica los - Desarrollar sus prácticas pre-profesionales

El trabajo de las Brigadas permite que - Trabajar en equipos, habituándose a ser

ACTIVIDADES A REALIZAR VINCULADAS CON LOS CONTENIDOS DE LA MATERIA

TEMA(S) CON LOS

ACTIVIDADES DE INCURSIÓN MASIVA EN

A lo largo del semestre se realizarán dos  PROCESUAL O FORMATIVA.

Hall, México, 1996.

VII. PLAN CALENDARIO

SEMANA ACTIVIDADES OBSERVAC.

PROGRAMA DE CONTROL DE CALIDAD

UNIDAD O TEMA: HERRAMIENTAS BASICAS DE LOS SISTEMAS DIGITALES.

TITULO: Circuitos Combinacionales

Circuito Combinacional La operación de los circuitos combinacionales

La diferencia principal entre un circuito

Los circuitos de lógica combinacional son

CUESTIONARIO WORK PAPER No. 1

1. ¿Cuál es la principal característica de los

PROGRAMA DE CONTROL DE CALIDAD

UNIDAD O TEMA: SISTEMAS NUMERICOS

TITULO: Conversión entre sistemas numéricos de bases diferentes.

PERIODO DE EVALUACION: Primera Etapa

CONVERSIONES ENTRE SISTEMAS Un número binario x puede convertirse en

multiplicando cada coeficiente por la potencia

Convertir el numero (41)10 a binario Cuando deseamos hacer la conversión de un

Entero Fracción Coeficiente (10110001101011.11110010)2 -> (2C6B.F2)16

dígito hexadecimal se convierte en su

Ejemplo : 7.- Convierta cada fracción de:

3.- ¿Hasta qué número se puede contar con 5

PROGRAMA DE CONTROL DE CALIDAD

UNIDAD O TEMA: SISTEMAS NUMÉRICOS.

TITULO: Representación de números negativos (con signo).

PERIODO DE EVALUACION: Primera Etapa

El registro A contiene los bits 0110100, el Cuando se quiere representar números

La forma de complemento 2 de un número CUESTIONARIO WORK PAPER No. 3

PROGRAMA DE CONTROL DE CALIDAD

UNIDAD O TEMA: .ÁLGEBRA DE CONMUTACIÓN

TITULO: Lógica binaria

PERIODO DE EVALUACION :Primera Etapa

Lógica Binaria FUNCION

Compuerta AND: La tabla de la verdad muestra que la salida es

La compuerta OR tiene dos variables de

Entrada Entrada Salida

deriva de la abreviación NOT - AND. Otra

FUNCION Tabla de verdad compuerta

FUNCION Tabla de verdad compuerta OR

El NOR exclusivo como se indica por el círculo

Compuerta OR exclusivo (XOR):

Tabla de verdad compuerta FUNCION

1 1 1 3. La salida de una compuerta AND esta