Scribd
Cargar
119 vistas4 páginas

Reconocimiento de Los Flip Flops

Este documento describe un laboratorio sobre circuitos lógicos secuenciales como los flip-flops. El objetivo es familiarizarse con los flip-flops y la diferencia con los latch. Se implementarán circuitos latch tipo S-R y flip-flop síncrono tipo S-R en Proteus para obtener sus tablas de verdad. Finalmente, se analizarán las diferencias entre latch y flip-flop, y se explica qué es un detector de flanco.

Cargado por

Jherico Retes
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
119 vistas4 páginas

Reconocimiento de Los Flip Flops

Este documento describe un laboratorio sobre circuitos lógicos secuenciales como los flip-flops. El objetivo es familiarizarse con los flip-flops y la diferencia con los latch. Se implementarán circuitos latch tipo S-R y flip-flop síncrono tipo S-R en Proteus para obtener sus tablas de verdad. Finalmente, se analizarán las diferencias entre latch y flip-flop, y se explica qué es un detector de flanco.

Cargado por

Jherico Retes
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
Está en la página 1/ 4

UNIVERSIDAD TECNOLOGICA DEL PERÚ

Ingeniería Electrónica - Ingeniería Mecatrónica

Circuitos Lógicos Secuenciales Emitido: 08 Septiembre 2020


Laboratorio Dirigido #1 Entrega: 15 Octubre 2020

Reconocimiento de los Flip Flops

Objetivo: “Reconocimiento y familiarización con los Flip Flops”


En este laboratorio se va a explorar algunos circuitos electrónicos digitales centrándose
especialmente en los circuitos de flip-flop, pero también se mostrará la diferencia con los
latch.

1.- Introducción

Hasta ahora se han experimentado con circuitos combinacionales, en los cuales las respuestas de
las salidas se reflejan directamente de las entradas. En muchos casos es deseable tener la siguiente
salida dependiendo de la salida de un estado anterior. Un ejemplo simple es un contador, donde el
valor del siguiente número, está en función del número actual que se encuentra almacenado
anteriormente.
Los circuitos que recuerdan su salida o estado actual a menudo se llaman circuitos lógicos
secuenciales. Evidentemente, la lógica secuencial requiere la capacidad de almacenar el estado
actual. En otras palabras, la memoria, es requerida por los circuitos lógicos secuenciales, y esto
puede ser creado básicamente con el uso compuertas booleanas del tipo NOR y NAND, con una
organización adecuada, con la finalidad de que pueda recordar un valor.
Este concepto simple, es la base de la memoria RAM (memoria de acceso aleatorio) en
computadoras, y también hace posible crear una amplia variedad de otros circuitos útiles.

2.- Desarrollo del Laboratorio Dirigido


a) Experiencia 1. Implementación de un circuito LATCH tipo S-R con entradas activas en
alta
Armar el circuito de la figura 1 en un Proteus utilizando las compuertas lógicas mostradas, obtener
la tabla de verdad y anotar los resultados en la tabla 1, según la secuencia que allí se determina.

Figura 1 – Circuito a implementar en protoboard Latch S-R.

MEng. Luis E. Manga Olivera [email protected]


Tabla 1- Secuencia de entrada de datos en el Latch S-R.

Entradas Salidas
S R Q Q
(Set (Reset)
) n
0 0 1 0
0 1 0 1
0 0 0 1
1 0 1 0
0 0 1 0
Secuencia

1 1 0 0
0 1 0 1
0 0 0 1
1 1 0 0
1 0 1 0
0 0 1 0
Realizarlo varias veces 1 1 0 0
0 0 1 0

Analizar los resultados de la tabla 1 y determinar la tabla de verdad del latch del tipo S-R y anotarlo
en la tabla 2.

Tabla 2. Tabla de verdad del Latch tipo S-R

Entradas Salidas
S R
Q Q
(S (Res
n
et) et)
0 0 1 0

0 1 0 1

1 0 1 0

1 1 0 0

b) Experiencia 2. Implementación de un circuito LATCH tipo S-R con entradas activas en


alta y entrada habilitadora

Armar el circuito de la Figura 2, en Proteus utilizando las compuertas lógicas, obtener la tabla de
verdad y anotar los resultados en la tabla 3, según la secuencia determinada.
Figura 2 – Latch con habilitador de tipo S-R activado en nivel alto.

Tabla 3. Tabla de verdad del Flip Flop síncrono tipo S-R

Entrad Salid
as as
S R
E Q Q
(S (Res
N n
et) et)
0 0 0 0 0

0 1
0 0 1
1 0
0 1 0
0 0
0 1 1
0 0
1 0 0
1 0
1 0 1
0 1
1 1 0
0 0
1 1 1

2.- Post-Laboratorio
De las experiencias realizadas anteriormente, responda las siguientes preguntas:

a) ¿Cuáles son las diferencias entre el Latch tipo SR y el Flip Flop síncrono tipo SR?

Las diferencias entre el Latch tipo RS y el Flip Flop síncrono tipo SR es que el FF cuenta con
una entrada de reloj (CLK) la cual funciona en conjunto con las entradas S y R según estas
estén activas o desactivas y la entrada de reloj indique un flanco de subida(PTG) o flanco de
bajada (NGT)
b) ¿Qué es un detector de flanco?

Es la transición entre dos estados lógicos digital, existiendo dos tipos de flaco siendo estas la de transición del
nivel bajo al alto, flanco de subida (PTG) o del nivel alto al bajo, flanco de bajada (NGT).

También podría gustarte