T1 Ele Digital

Fundamentos de Electrónica Aeroespacial
Grado en Ingeniería Aeroespacial en Vehículos Aeroespaciales
T1. Electrónica Digital
6.1. Introducción
6.1.1. Señales digitales
6.1.2. Puertas lógicas elementales
6.2. Algebra de Boole
6.2.1. Propiedades y definiciones
6.2.2. Teorema de expansión de Shannon
6.3. Simplificación de funciones booleanas
6.3.1. De forma no canónica a forma canónica
6.3.2. De 1ª forma canónica a 2ª forma canónica
6.3.3. Reducción algebraica
6.3.4. Mapas de Karnaugh
6.4. Implementación de funciones con puertas NAND y NOR
6.4.1. Implementación con puertas NAND
6.4.2. Implementación con puertas NOR
6.5. Circuitos digitales combinacionales
6.5.1. Comparadores
6.5.2. Multiplexores
6.5.3. Decodificadores
1
Antonio Consoli, Ángel Luis Álvarez Castillo
Dpto. de Teoría de la Señal y las Comunicaciones y Sistemas Telemáticos y Computación
ETSI de Telecomunicación – Universidad Rey Juan Carlos
6.1. Conceptos básicos

6.1.1. Señales digitales
La naturaleza se nos presenta bajo formas continuas. La electrónica analógica maneja (de forma
análoga a la naturaleza) funciones de tensiones o corrientes continuas en el tiempo: v(t) o i(t).
Posteriormente, esta información se interpreta según el utilizo requerido. La transmisión de
información se realiza de forma continua en el tiempo a través de dichas magnitudes, o
convertida en otras (presión en el aire, movimiento de una aguja, etc.).
La electrónica digital maneja funciones o magnitudes discretas, cuantificadas. Por tanto,
los ejes de representación tensión y tiempo (o corriente y tiempo) se deben compartimentar en
intervalos que se “cuentan” en números (o dígitos, de aquí el nombre).
La electrónica digital requiere conversores, o sea sistemas más complejos, y
teóricamente es más lenta, aunque para los requisitos humanos esto ha terminado por no ser
un problema.
Definición de bit:
La lógica binaria relaciona el SI/NO con el 0/1. A cada uno de estos dos dígitos se le denomina
bit: binary digit.
Una cadena transmitida en el tiempo puede tener esta apariencia:
El periodo de bit es el intervalo de tiempo que ocupa cada bit dentro de una secuencia.
Por eso, en muchos sistemas digitales hace falta un reloj: algo que emita una señal periódica, a
base de impulsos (como un oscilador de onda cuadra), y respeto a la cual todas las secuencias
de bits transmitidas se deben sincronizar. El reloj establecerá que cada intervalo impulsos,
periodo, equivale a la duración de cada bit. Un cronograma es la relación temporal de varias
señales.
La lógica binaria se implementa con circuitos electrónicos ya que un transistor puede

proporcionar dos niveles de tensión distintos, según la región de operación:
− nivel alto (corte), que corresponde al “1” lógico.
− nivel bajo (saturación), que corresponde al “0” lógico.
Definición de niveles lógicos.
En un sistema digital practico, nivel alto puede ser cualquier tensión comprendida en un
intervalo por encima de cierto valor. Nivel bajo, análogamente, será cualquier tensión en un
intervalo por debajo de cierto valor. Entre medias existe una banda de incertidumbre dentro del
cual la respuesta del sistema no quedará bien determinada.
2
6.1.2. Puertas lógicas elementales
Puerta AND
Solo da nivel alto a la salida S, si todas las
entradas están en nivel alto. S = 1, si y solo si
X1 = X2 = X3 = 1.
Puerta OR
Da nivel alto con tal que al menos una
entrada lo sea. S = 1 si X1 = 1 o X2 = 1 o X3 =
1.
Puerta NOT
La salida es el valor negado de la entrada
Puerta NAND. Equivalente al negado de la salida de una puerta AND
Puerta NOR. Equivalente al negado de la salida de una puerta OR
6.2. Algebra de Boole.
Consideramos una estructura algebraica formada por un conjunto B y dos leyes de composición
interna: las operaciones ‘unión’ e ‘intersección’, que represento con los símbolos ‘+’ y ‘ ·
‘respectivamente. Estas operaciones corresponden a los operadores lógicos OR (+) y AND (·).
Una ley de composición interna de un conjunto es dada por una operación que opera sobre
dos elementos del conjunto y cuyo resultado es un elemento del conjunto.
3
Axiomas del algebra booleana:
i. Conmutatividad
𝑥+𝑦 =𝑦+𝑥
∀ 𝑥, 𝑦 ∈ 𝐵, { 𝑥 · 𝑦 = 𝑦 · 𝑥
ii. Existencia de elementos neutros por cada operación
x + 0 = x, donde ‘0’ adquiere el significado de ‘conjunto vacío’
x · 1 = x, donde ‘1’ adquiere el significado de ‘todo el conjunto’
iii. Distributividad
𝑥 · (𝑦 + 𝑧) = 𝑥 · 𝑦 + 𝑥 · 𝑧
∀ 𝑥, 𝑦 ∈ 𝐵, {
𝑥 + (𝑦 · 𝑧) = (𝑥 + 𝑦) · (𝑥 + 𝑧)
iv. Existencia del complementario
∀ 𝑥, 𝑦 ∈ 𝐵, ∃ 𝑥 𝑡𝑎𝑙 𝑞𝑢𝑒 𝑥 + 𝑥 = 1 𝑦 𝑥·𝑥 =0
6.2.1.Propiedades y definiciones.
- Propiedades
𝑥+𝑥 =𝑥
i. {
𝑥·𝑥 =𝑥
𝑥+1=1
ii. {
𝑥·0=0
iii. Asiociatividad
𝑥 + (𝑦 + 𝑧) = (𝑥 + 𝑦) + 𝑧
∀ 𝑥, 𝑦, 𝑧 ∈ 𝐵 {
𝑥 · (𝑦 · 𝑧) = (𝑥 · 𝑦) · 𝑧
iv. Leyes de “absorción”
𝑥+𝑥·𝑦 =𝑥
∀ 𝑥, 𝑦 ∈ 𝐵 {
𝑥 · (𝑥 + 𝑦) = 𝑥
v. ∀𝑥 ∈𝐵 𝑥 =𝑥
vi. Leyes de De Morgan
(𝑥 + 𝑦) = 𝑥 · 𝑦
∀ 𝑥, 𝑦 ∈ 𝐵 {
𝑥·𝑦 =𝑥+𝑦
4
vii. Principio de dualidad

𝑓(𝑥1 , 𝑥2 , … , 𝑥𝑛 , +,·) = 𝑓(𝑥1 , 𝑥2 , … , 𝑥𝑛 ,·, +)
- Definiciones
Algebra de conmutación
Es aquel algebra definida sobre un conjunto B formado por señales que pueden adquirir 2
valores (“0” o “1”) y por dos operaciones (AND y OR).
Función lógica
Es la relación entre unas entradas y la salida de un circuito digital de dos estados (booleanos).
Dos funciones lógicas son equivalentes si proporcionan la misma salida para todas y cada una
de las entradas sobre las que están definidas.
Representaciones de una función lógica:
• Mediante tabla de verdad

• Mediante su expresión algebraica, por ejemplo 𝐹(𝑥, 𝑦) = 𝑥 · 𝑦 + 𝑥̅ · 𝑦
X Y Z F(X,Y,Z) Ejemplo de tabla de verdad.

Se indica el valor que adquirirá la función
0 0 0 0
lógica (o salida) por todas y cada una de las
0 0 1 0
combinaciones posibles de entrada.
0 1 0 1
0 1 1 1 Nótese que si tenemos P variables, el
1 0 0 0 numero posible total de entradas es de 2P.
1 0 1 1
1 1 0 1
1 1 1 0
Tabla de verdad de puertas lógicas elementales
Puerta AND
X Y F(X,Y)
AND
0 0 0
0 1 0
1 0 0
1 1 1
5
Puerta OR
X Y F(X,Y)
OR
0 0 0
0 1 1
1 0 1
1 1 1
Puerta NAND
X Y F(X,Y)
NAND
0 0 1
0 1 1
1 0 1
1 1 0
Puerta NOR
X Y F(X,Y)
NOR
0 0 1
0 1 0
1 0 0
1 1 0
Implementación de inversor (NOT) con puertas NAND o NOR.

Analizando la tabla de verdad de las puertas NAND y NOR, vemos que cuando las entradas son
iguales, la salida es el negado del valor de las entradas. Es decir, para las puerta NAND y NOR
6
tenemos que X = 0, Y = 0, F(X,Y) = 1, X = 1, Y = 1, F(X,Y) = 0. Podemos realizar un puerto inversor

NOT conectando las dos entradas de una puerta NAND o NOR.
Términos canónicos.
Dentro de una expresión algebraica de una función lógica, un término es canónico si está
formado por un producto o una suma de todas las variables (en forma directa o negada).
Ejemplos:
𝑓(𝑥, 𝑦, 𝑧) = 𝑥 · 𝑦 · 𝑧̅ + 𝑥̅ · 𝑦 · 𝑧 + 𝑥 · 𝑦̅ + 𝑧
En f(x,y,z), los términos canónicos son 𝑥 · 𝑦 · 𝑧̅ y 𝑥̅ · 𝑦 · 𝑧, en cuanto está formado por todas
las variables
𝑔(𝑥, 𝑦, 𝑧) = (𝑥̅ + 𝑦 + 𝑧̅) · (𝑥 + 𝑦̅) · (𝑥 + 𝑦̅ + 𝑧̅)
En g(x,y,z), los términos canónicos son(𝑥̅ + 𝑦 + 𝑧̅) y (𝑥 + 𝑦̅ + 𝑧̅), en cuanto está formado
por todas las variables
Minitermino (minterm) y maxitermino (maxterm):

- Un término canónico formado por un producto de variables: mintermino (mi)
- Un término canónico formado por una suma de variables: maxtermino (Mi)
En los ejemplos anteriores, en f(x,yz) los términos 𝑥 · 𝑦 · 𝑧̅ y 𝑥̅ · 𝑦 · 𝑧 son minterminos, en

g(x,y,z), los términos (𝑥̅ + 𝑦 + 𝑧̅) y (𝑥 + 𝑦̅ + 𝑧̅) son maxiterminos.
Forma canónica de una función lógica, o función canónica

Es una expresión algebraica de dicha función, formada por suma de minterminos (1º forma
canónica) o producto de maxiterminos (2ª forma canónica)
Teorema de expansión de Shannon.
− Proporciona un método para pasar de la tabla de verdad a una función algebraica.

− Con esto podremos pasar de la tabla de verdad al circuito que la implementa.
Teorema de expansión de Shannon:

Toda función lógica podrá expresarse en cualquiera de sus dos formas canónicas.
- Con una suma de minterminos (1º forma canónica):
𝐹(𝑋1 , 𝑋2 , … , 𝑋𝑃 ) = 𝑋1 · 𝐹(1, 𝑋2 , … , 𝑋𝑃 ) + ̅̅̅

𝑋1 · 𝐹(0, 𝑋2 , … , 𝑋𝑃 )
7
- Con un producto de maxterminos (2ª forma canónica):
̅̅̅1 + 𝐹(1, 𝑋2 , … , 𝑋𝑃 ))
𝐹(𝑋1 , 𝑋2 , … , 𝑋𝑃 ) = (𝑋1 + 𝐹(0, 𝑋2 , … , 𝑋𝑃 )) · (𝑋
Hagamos un ejemplo con una función F de dos variables binarias, X1 y X2, que tiene por tanto
22 posibles valore, F(1,1), F(1,0). F(0,1) y F(0,0). En el caso de una suma de minterminos:
𝐹(𝑋1 , 𝑋2 ) = 𝑋1 · 𝐹(1, 𝑋2 ) + ̅̅̅

𝑋1 · 𝐹(0, 𝑋2 )
= 𝑋1 · 𝑋2 · 𝐹(1,1) + 𝑋1 · ̅̅̅
𝑋2 · 𝐹(1,0) + ̅̅̅
𝑋1 · 𝑋2 · 𝐹(0,1) + ̅̅̅
𝑋1 · ̅̅̅
𝑋2 · 𝐹(0,0)
En el caso de un producto de maxitérminos:
̅̅̅1 + 𝐹(1, 𝑋2 ))
𝐹(𝑋1 , 𝑋2 ) = (𝑋1 + 𝐹(0, 𝑋2 )) · (𝑋
= (𝑋1 + 𝑋2 + 𝐹(0,0)) · (𝑋1 + ̅̅̅ ̅̅̅1 + 𝑋2 + 𝐹(1,0))
𝑋2 + 𝐹(0,1)) · (𝑋
̅̅̅1 + ̅̅̅
· (𝑋 𝑋2 + 𝐹(1,1))
Vemos que el Teorema de expansión de Shannon nos da una herramienta para obtener la
expresión algebraica de una función si se conoces su tabla de verdad.
Pongamos un ejemplo.
Sea la función F(X,Y) definida por la siguiente tabla de verdad.
X Y F(X,Y)
0 0 0
0 1 0
1 0 0
1 1 1
Aplicamos el teorema, expresando F como una suma de minterminos:
𝐹(𝑋, 𝑌) = 𝑋 · 𝑌 · 𝐹(1,1) + 𝑋 · 𝑌̅ · 𝐹(1,0) + 𝑋̅ · 𝑌 · 𝐹(0,1) + 𝑋̅ · 𝑌̅ · 𝐹(0,0)

= X · Y · 1 + 𝑋 · 𝑌̅ · 0 + 𝑋̅ · 𝑌 · 0 + 𝑋̅ · 𝑌̅ · 0 = 𝑋 · 𝑌
Efectivamente la tabla de verdad es la de un operador AND (·).

Vemos que ocurre si utilizamos el producto de maxitérminos:
𝐹(𝑋, 𝑌) = (𝑋 + 𝑌 + 0) · (𝑋 + 𝑌̅ + 0) · (𝑋̅ + 𝑌 + 0) · (𝑋̅ + 𝑌̅ + 1)
= (𝑋 + 𝑌) · (𝑋 + 𝑌̅) · (𝑋̅ + 𝑌) = (𝑋 · 𝑋 + 𝑋 · 𝑌̅ + 𝑋 · 𝑌 + 𝑌 · 𝑌̅) · (𝑋̅ + 𝑌)
= (𝑋 + 𝑋 · 𝑌̅ + 𝑋 · 𝑌 + 𝑌 · 𝑌̅) · (𝑋̅ + 𝑌) =
= 𝑋 · 𝑋̅ + 𝑋 · 𝑌 + 𝑋 · 𝑋̅ · 𝑌 + 𝑋 · 𝑌 · 𝑌̅ + 𝑋 · 𝑋̅ · 𝑌 + 𝑋 · 𝑌 · 𝑌 = 𝑋 · 𝑌 + 𝑋 · 𝑌
=𝑋·𝑌
Hemos simplificado F, recordando que a·a = a, a + a = a, 𝑎 · 𝑎̅ = 0.
A nivel practico, el Teorema de expansión de Shannon se aplica mirando las salidas de la tabla
de verdad, de la siguiente manera:
8
- si queremos una suma de minterminos, consideramos las salidas iguales a 1, por cada
una de ella, formamos un término de la suma que consiste en el producto de las
variables de entrada no negadas si tenemos 1 y negadas si tenemos 0.
- Si queremos un producto de maxiterminos, consideramos las salidas iguales a 0, por

cada una de ella, formamos un término del producto que consiste en la suma de las
variables de entrada no negadas si tenemos 0 y negadas si tenemos 1.
Realización de circuito lógicos a partir de formas canónicas.

Una vez tengamos la función expresada en una forma canónica, podemos realizar el circuito
lógico correspondiente utilizando puertos básicos AND, OR y NOT
Ejemplo
X Y F(X,Y)
0 0 0
0 1 1
1 0 1
1 1 0
1ª forma canónica: 𝑋̅ · 𝑌 + 𝑋 · 𝑌̅
2ª forma canónica: (𝑋 + 𝑌) · (𝑋̅ + 𝑌̅)
De la 1ª forma canónica deducimos el circuito:
De manera equivalente se puede deducir un circuito que implementa la misma función a partir
de la 2ª forma canónica.
9
6.3. Herramientas para simplificar funciones booleanas
6.3.1. De forma no canónica a forma canónica, como:

- suma de minterminos o
- producto de maxterminos
• Simplificación como suma de minterminos

- Aplicamos la propiedad distributiva para obtener una expresión en forma de suma de
productos
- A los productos que no sean canónicos se les multiplica por factores del tipo
(𝑋 + 𝑋̅) = 1 en las variables que falten y se aplica de nuevo la distributividad
- A partir de aquí se aplican propiedades y teoremas a para simplificar
Ejemplo:
Queremos expresar la función F(X, Y) = X · Y ̅+X ̅ en primera forma canoníca (suma de
minterminos).
̅+X
F(X, Y) = X · Y ̅=X·Y ̅+X ̅ · (Y + Y
̅) = X · Y
̅+X
̅·Y+X ̅·Y̅
Es fácil comprobar a través de la tabla de verdad que las dos formas son equivalentes.
• Simplificación como un producto de maxterminos

- Aplicamos la propiedad distributiva para obtener una expresión en forma de producto
de sumas
- A las sumas que no sean canónicas se les añade un sumando del tipo (𝑋 · 𝑋̅) = 0 en
las variables que falten y se aplica de nuevo la distributividad
- A partir de aquí se aplican propiedades y teoremas a para simplificar
Ejemplo:
Queremos expresar la misma función F(X, Y) = X · ̅ Y+̅ X en segunda forma canoníca.
F(X, Y) = X · Y + X = (X + X) · (Y + ̅
̅ ̅ ̅ ̅ X) = (Y̅+̅ X)
Es fácil comprobar a través de la tabla de verdad que las dos formas son equivalentes. En este
caso hemos obtenidos un producto formado por una sola suma, en la que aparecen todas las
variables de entrada y por tanto es una función canónica.
A la hora de realizar la función anterior con un circuito de puertos lógicos, es evidente que la
segunda forma canónica, en este caso, requiere un menor número de puertos lógicos.
6.3.2. De primera forma canónica a segunda y viceversa
Se obtiene negando una primera vez la función considerada y teniendo en cuenta que en la
función negada aparecen todos los términos que no aparecen en la tabla de verdad de la función
original (véase ejemplo). Negamos entonces una segunda vez, ya que F = F̅ , y aplicamos la Ley
de De Morgan.
̅ · Y y escribimos su tabla de verdad

Ejemplo. Consideramos la función F(X, Y) = X · Y + X
10
X Y F(X,Y)
0 0 0
0 1 1
1 0 0
1 1 1
Nótese que F está expresada como suma de minterminos (1ª forma canónica) y que los términos
que aparecen en F corresponden a las entradas de la tabla de verdad, con salida 1 y en cada
términos las variables aparecen no negadas si corresponde un 1 y negada si corresponde un 0.
En este caso las entradas X = 0, Y =1, con salida 1, corresponden al termino ̅
X · Y y las entradas
X = 1, Y =1, con salida 1, corresponden al termino X · Y.
Negamos F y escribimos su tabla de verdad:
X Y F̅(X, Y)
0 0 1
0 1 0
1 0 1
1 1 0
Ahora las entrada con salida 1 son X = 0 , Y = 0 y X =1 , Y = 0, por lo cual la expresión algebraica
de F̅ es F̅ = X
̅·Y
̅+X·Y ̅, siguiendo el mismo razonamiento anterior
Negamos una segunda vez y aplicamos la ley de De Morgan F̅ = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

̅·Y
X ̅+X·Y ̅̅̅̅̅̅
̅ = (X
̅·Y ̅) ·
̅̅̅̅̅̅
(X ·̅ ̅ + Y)
Y) = (X + Y) · (X
Es fácil comprobar con la tabla de verdad la equivalencia de las dos expresiones.
6.3.3. Reducción algebraica
Aplicamos los axiomas y las propiedades del algebra booleana para simplificar expresiones.
Cada caso necesitará las propiedades necesarias.
Ejemplo:
̅) · (X
F(X, Y) = (X + Y) · (X + Y ̅ + Y) = (X + Y) · (X · X
̅+X·Y+X
̅·Y
̅+Y
̅ · Y)
Recordamos que le producto de una variable por su negado es cero, seguimos simplificando
= (X + Y) · (X · Y + ̅
X·̅
Y) =
Aplicamos la ley de De Morgan
= (X + Y) · (X · Y + ̅̅̅̅̅̅̅
X + Y) =
Y la distributiva
11
̅̅̅̅̅̅̅
= (X + Y) · (X · Y) + (X + Y) · (X + Y) =
Recordamos de nuevo que le producto de una variable por su negado es cero
= (X + Y) · (X · Y) =
Aplicamos la ley de absorción: (X+Y)·X = X
=X·Y
6.3.4. Mapas de Karnaugh
Definición de términos (minterminos o maxterminos) adyacentes:

Dos términos (minterminos o maxterminos) son adyacentes cuando se diferencian únicamente
en el estado (negado o no negado) de una de sus variables.
Ejemplos:
X · Y · Z̅ y ̅ · Z̅
X·Y son adyacentes
̅ + Y + Z̅ + W
X y ̅+Y+Z+W
X son adyacentes
X·Y ̅·Z·W y ̅ · Z̅ · W
X·Y ̅ no son adyacentes
Propiedades de adyacencias para simplificar funciones lógicas.
• La suma de dos productos (minterminos) adyacentes se reduce a un sólo término en que se

ha eliminado la variable que cambia de estado.
Por ejemplo:
X · Y · Z̅ + X · Y
̅ · Z̅ = X · Z̅
Demonstración:
Utilizamos la propiedad distributiva
X · Y · Z̅ + X · ̅
Y · Z̅ = X · Z̅ · (Y + ̅
Y) = X · Z̅ · 1 = X · Z̅
• El producto de dos sumas (maxterminos) adyacentes se reduce a un sólo término en que se

ha eliminado la variable que cambia de estado.
Por ejemplo:
̅ + Y + Z̅ + W) · (X
(X ̅ + Y + Z + W) = ̅ X+Y+W
Demonstración:
Utilizamos la propiedad distributiva
(X̅ + Y + Z̅ + W) · (X
̅ + Y + Z + W) = (X ̅ + Y + W) · (Z + Z̅) = (X
̅ + Y + W) · 1
=X̅+Y+W
Definición de mapa de Karnaugh

Un mapa de Karnaugh es una expresión gráfica de una función lógica, similar a la tabla de verdad,
donde los términos se representan de una forma que permita aprovechar la propiedad de
adyacencia para simplificar la función.
Para la confección de un mapa de Karnaugh necesitamos tener la función en cualquiera de sus
formas canónicas (suma de minterminos o producto de maxterminos).
12
Mapas de Karnaugh para funciones de dos, tres, cuatro y cinco variables.

Mapa de dos variables
Mapa de tres variables
Binario Gray Mapa de cuatro variables

000 000
001 001
010 011
011 010
100 110
101 111
110 101
111 110
Para cinco variables A,B,C,D,E (25 = 32 combinaciones posibles). Se escogen 4 variables (B,C,D,E)
y con ellas se confeccionan dos mapas de 16 salidas, uno de ellos para A = 0 y el otro para A = 1.
13
Definición de celdas adyacentes

Son celdas adyacentes las que comparten un lado. Las de la fila superior con adyacentes a las de
la fila inferior, las de la columna más a la izquierda son adyacentes a las de la columna más a la
derecha. Adyacencia cíclica.
Utilización de los mapas de Karnaugh.

La funcionalidad de los mapas de Karnaugh es la de proporcionar un medio para simplificar
funciones lógicas dadas por expresiones algebraicas en una de sus formas canónicas. Al utilizar
los mapas de Karnaugh podemos obtener una expresión algebraica equivalente a la original,
pero con un menor número de términos.
Distinguimos los dos casos en los que la función a simplificar se nos presente en sus dos posibles
formas canónicas.
• Funciones expresadas como suma de minterminos (1º forma canónica):

Paso 1. Colocación de unos.
Consideramos cada mintermino de la función y por cada uno de ellos, colocamos un 1 en el
mapa de Karnaugh en la celda cuyas coordenadas son dada por cada variable del mintermino:
0 si la variable aparece negada y 1 si aparece no negada.
Paso 2. Formación de grupos de unos en celdas adyacentes.
Según la definición de celdas adyacentes, formamos grupos de 1, 2, 4, 8 o 16 celdas, con
todos los unos del mapa, incluyendo en cada grupo el mayor número de unos posible. Están
permitidas agrupaciones tipo fila, columna, rectángulo, cuadrado (no se permiten
agrupaciones en forma de L). Los unos que ya pertenezcan a un grupo pueden estar incluidos
en otro grupo, siempre que este último grupo incluya también unos que no pertenezcan al
primero.
Paso 3. Formulación de términos a partir de los grupos de unos.
Cada grupo de unos da lugar a un término producto, a partir de sus coordenadas. Las
variables coordenadas que aparecen en el grupo a la vez como uno y cero no se incluyen en
el término producto, las que aparecen como unos se incluyen en forma no negada y las que
aparecen como ceros se incluyen en forma negada.
Ejemplos en clase
• Funciones expresadas como producto de maxterminos (2ª forma canónica):
Paso 1. Colocación de ceros.
Consideramos cada maxterminos de la función y por cada uno de ellos, colocamos un 0 en el
mapa de Karnaugh en la celda cuyas coordenadas son dada por cada variable del
maxtermino: 1 si la variable aparece negada y 0 si aparece no negada.
Paso 2. Formación de grupos de ceros en celdas adyacentes.
Según la definición de celdas adyacentes, formamos grupos de 1, 2, 4, 8 o 16 celdas, con
todos los ceros del mapa, incluyendo en cada grupo el mayor número de ceros posible. Están
permitidas agrupaciones tipo fila, columna, rectángulo, cuadrado (no se permiten
14
agrupaciones en forma de L). Los ceros que ya pertenezcan a un grupo pueden estar incluidos
en otro grupo, siempre que este último grupo incluya también ceros que no pertenezcan al
primero.
Paso 3. Formulación de términos a partir de los grupos de ceros.
Cada grupo de unos da lugar a un término suma, a partir de sus coordenadas. Las variables
coordenadas que aparecen en el grupo a la vez como uno y cero no se incluyen en el término
suma, las que aparecen como ceros se incluyen en forma no negada y las que aparecen como
unos se incluyen en forma negada.
Ejemplos.
1ª forma canónica.
Ejemplo 1.
Sea F(X,Y,Z) la función : F(X, Y, Z) =̅

X̅YZ + ̅
XYZ̅ + ̅
X̅YZ̅ + XY
̅Z + XYZ̅
Construimos el mapa de Karnaugh, colocamos los 1s y los agrupamos
Obtenemos la función F simplificada,

sacando los términos correspondientes a
cada agrupación.
F(X, Y, Z) = ̅
X̅Y+̅
YZ + YZ̅
Ejemplo 2.
̅ ̅YZ̅ + X
Sea F(X,Y,Z) la función : F(X, Y, Z) = X ̅ ̅YZ + XY
̅Z̅ + XYZ.
Construimos el mapa de Karnaugh, colocamos los 1s y los agrupamos
̅ ̅Y + Y
F(X, Y, Z) = X ̅Z̅ + X
̅YZ̅ + XYZ
Ejemplo 3.
15
F(X, Y, Z, W) = ̅
X ̅YZ̅W
̅ +̅
X ̅YZ̅W + ̅
XYZ̅W
̅ +̅
XYZ̅W + ̅
XYZW + ̅ ̅ + X ̅YZ̅W + X ̅YZW
XYZW
F(X, Y, Z, W) = ̅
XZ̅ + ̅
XY + X ̅YZ
Ejemplo 4. 2ª forma canónica, 3 variables.
̅ + Z̅)(X
F(X, Y, Z) = (X + Y + Z)(X + Y ̅+Y
̅ + Z̅)
̅ + Z̅)
F(X, Y, Z) = (X + Y + Z)(Y
Ejemplo 5. 2ª forma canónica, 3 variables.
F(X, Y, Z) = (X + Y + Z̅)(X + ̅
Y + Z̅)(X
̅ + Y + Z)(X
̅ + Y + Z̅)
F(X, Y, Z) = (X + Z̅)(X
̅ + Y)
16
̅ )(X + ̅
F(X, Y, Z, W) = (X + Y + Z + W Y + Z + W)(X + ̅
Y + Z̅ + W)(X
̅+̅ ̅+̅
Y + Z + W)(X Y
+ Z̅ + W)(X̅+Y+Z+W ̅)
̅ + W)(Y + Z + W
F(X, Y, Z, W) = (Y ̅)
6.4. Implementación de funciones lógicas con puertas NAND y NOR

6.4.1.Implementación con puertas NAND
Objetivo: que toda la función lógica esté expresada por productos negados (es decir puertas
NAND)
• Aplicar doble negación y después De Morgan
• Hacerlo tantas veces como necesario
Ejemplo 1.
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐹(𝑋, 𝑌, 𝑍, 𝑊) = 𝑊 · 𝑋 + 𝑌̅ + 𝑍 = ̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿ (𝑊 · 𝑋) · ̅̅̅̅̅̅̅
𝑊 · 𝑋 + 𝑌̅ + 𝑍 = ̅̅̅̅̅̅̅̅̅̅ (𝑊 · 𝑋) · 𝑌̅ · 𝑍̅
𝑌̅ + 𝑍 = ̅̅̅̅̅̅̅̅̅̅
= ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅
(𝑊 · 𝑋) · 𝑌 · 𝑍̅
Recordamos que las leyes de De Morgan se aplican a dos como a tres y mas variables, es decir
̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐴 + 𝐵 + 𝐶 = 𝐴̅ · 𝐵̅ · 𝐶̅ y ̅̅̅̅̅̅̅̅̅̅
𝐴 · 𝐵 · 𝐶 = 𝐴̅ + 𝐵̅ + 𝐶̅
Implementamos F(X,Y,W,Z)
Recordamos que podemos realizar una puerta NOT con una NAND cortocircuitando sus
entradas.
En el circuito anterior, tenemos una puerta NAND de 3 entradas. También se puede realizar
una puerta NAND de 3 entradas con puertas NAND de dos entradas, veamos cómo.
17
𝐴 · 𝐵 · 𝐶 , también se puede escribir como ̅̅̅̅̅̅̅̅̅̅̅̅̅

Consideramos ̅̅̅̅̅̅̅̅̅̅ (𝐴 · 𝐵) · 𝐶 , es decir una puerta
NAND de dos entradas: A·B y C, así que:
Si tenemos que realizar el circuito del ejemplo anterior, 𝐹(𝑋, 𝑌, 𝑍, 𝑊) = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

̅̅̅̅̅̅̅̅̅̅
(𝑊 · 𝑋) · 𝑌 · 𝑍̅, solo
con puertas NAND de dos entradas, tenemos:
Ejemplo 2.
Implementar con puertas NAND de dos entradas la función:
̅ + Y + Z)(X + ̅
F(X, Y, Z) = (X Y)(X + ̅
Y + Z̅)
Operamos como antes, negando dos veces F. Esta vez, al ser F expresada en 2ª forma
canónica, y queriendo utilizar solo puertas NAND, nos conviene dejar la operación producto y
expresar la doble negación de F como:
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ + Y + Z)(X + ̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ + Y + Z) · ̅̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
F(X, Y, Z) = (X Y)(X + ̅ Y + Z̅) = (X (X + ̅ Y) · (X + ̅ Y + Z̅)
̅̅̅̅̅̅̅̅̅̅ ̅
= 𝑋̅ · 𝑌̅ · 𝑍̅ · ̅̅̅̅̅̅
𝑋 · 𝑌 · ̅̅̅̅̅̅̅̅̅̅
𝑋̅ · 𝑌 · 𝑍 = ̅̅̅̅̅̅̅̅̅̅
𝑋 · 𝑌̅ · 𝑍̅ · ̅̅̅̅̅̅
𝑋̅ · 𝑌 · ̅̅̅̅̅̅̅̅̅̅
𝑋̅ · 𝑌 · 𝑍
Es decir, necesitamos un NAND negado de tres entradas a cuyas entradas vamos a

proporcionar las señales ̅̅̅̅̅̅̅̅̅̅
𝑋 · 𝑌̅ · 𝑍̅ , ̅̅̅̅̅̅
𝑋̅ · 𝑌 y ̅̅̅̅̅̅̅̅̅̅
𝑋̅ · 𝑌 · 𝑍 que a su vez, serán las salidas de 3
puertas NAND de 3 entradas (el primer y último término) y de 2 entradas (el término del
medio). Con el primer NAND negado de tres entradas, realizamos el AND de los tres productos.
El circuito es:
18
Si el proyecto lo pidiera, deberíamos realizar las puertas NAND de tres entradas con puertas
NAND de dos, tal como vimos en el ejemplo anterior.
6.4.2. Implementación con puertas NOR
Objetivo: que toda la función lógica esté expresada por sumas negadas ( es decir puertas NOR)
• Aplicar doble negación a los términos con operación ‘·’ y después De Morgan
• Hacerlo tantas veces como necesario
19
6.5. Circuitos combinacionales
Los circuitos digitales se agrupan en dos grandes familias: los circuitos combinacionales y los
secuenciales. Los circuitos combinacionales están compuestos por las puertas lógicas que
hemos analizado en los apartados anteriores y realizan funciones lógicas tales como las que
hemos descrito previamente. Los circuitos secuenciales son circuitos digitales que incluyen en
su interior un elemento de memoria y su salida depende del estado anterior del sistema. En
este apartado veremos tres ejemplos de clases de circuitos digitales combinacionales:
comparadores, multiplexores y decodificadores
6.5.1.Comparador (1 bit)
Un comparador digital es un circuito cuya función lógica es comparar dos entradas digitales y
proporcionar una salida u otra dependiendo de la relación de desigualdad de las variables de
entrada.
Consideramos el comparador de 1 bit, donde 1 bit se refiere a la longitud de las palabras
binarias a la entrada (es decir 1 bit, X = 0 o X =1, 2 bits X = 00 o X = 01 o X = 10 o X = 11).
En la figura arriba, se muestran las entradas

y salidas de un comparador de 1 bit. En la
figura a la derecha, se muestran los valores
que adquieren las salidas dependiendo de los
valores de entrada. A través del teorema de
expansión de Shannon, podemos obtener la
expresión algebraica para cada columna y
salida. Para la salida X = Y, definimos una
nueva puerta lógica que consiste en un NOR
Exclusivo (o XNOR).
Implementación circuital de una puerta XNOR.

A la derecha, implementación circuital de un
comparador de 1 bit.
20
6.5.2. Multiplexores
Un multiplexor (MUX) es un circuito digital que selecciona una salida de datos. A través de N
bits de control se pueden seleccionar 2N entradas para que sea transmitidas a la salida.
MUX de 1 bit
C S
S = C̅ · I0 + C · I1 ·
0 I0
1 I1
MUX de 2 bits
C1 C0 S
0 0 I0 S = ̅̅̅
C1 · ̅̅̅
C0 · I0 + ̅̅̅
C1 · C0 · I1
0 1 I1 + C1 · ̅̅̅
C0 · I2 + C1 · C0 · I3
1 0 I2
1 1 I3
MUX de 3 bits
21
C2 C1 C0 S
0 0 0 I0
0 0 1 I1
0 1 0 I2
0 1 1 I3
1 0 0 I4
1 0 1 I5
1 1 0 I6
1 1 1 I7
S = ̅̅̅
C2 · ̅̅̅
C1 · ̅̅̅
C0 · I0 + ̅̅̅
C2 · ̅̅̅
C1 · C0 · I1 + ̅̅̅
C2 · C1 · ̅̅̅
C0 · I2 + ̅̅̅
C2 · C1 · C0 · I3 +
̅̅̅ ̅̅̅ ̅̅̅ ̅̅̅
C2 · C1 · C0 · I4 + C2 · C1 · C0 · I5 + C2 · C1 · C0 · I6 + C2 · C1 · C0 · I7
Síntesis de funciones lógicas con MUXs
̅·X
F(X, Y, Z) = Y ̅ · Z̅ + Y
̅·X·Z+Y·X
̅
Utilizo un MUX de 2 bits cuya función lógica es dada por:
S = ̅̅̅
C1 · ̅̅̅
C0 · I0 + ̅̅̅
C1 · C0 · I1 + C1 · ̅̅̅
C0 · I2 + C1 · C0 · I3
Asignando las siguientes identidades, puedo realizar mi función F(X,Y,Z) con un MUX de dos
bits.
C1 = Y , C0 = X , I0 = Z̅ , I1 = Z , I2 = 1 , I3 = 0
6.5.3.Decodificadores
Los decodificadores son dispositivos que

presentan n entradas y 2n salidas. Por un
dado valor de las entradas una sola
salida asume el valor alto.
Veamos un ejemplo de decodificador de
n = 2 a 2n = 4 bits.
22
Decodificador de 2 a 4 bits.
Las entradas del dispositivo son A0 y A1, las salidas I0, I1, I2, I3, y el bit Enable (E) activa el
dispositivo. A través la tabla de verdad del dispositivo, vemos como a cada entrada
corresponde una sola salida activa. Dadas la expresiones algebraicas para I0, I1, I2, I3, podemos
obtener el circuito digital correspondiente.
23

T1 Ele Digital

Cargado por

Copyright:

Formatos disponibles

T1 Ele Digital

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

T1 Ele Digital

Cargado por

Copyright:

Formatos disponibles

Fundamentos de Electrónica Aeroespacial

Grado en Ingeniería Aeroespacial en Vehículos Aeroespaciales

T1. Electrónica Digital

6.1. Conceptos básicos

Una cadena transmitida en el tiempo puede tener esta apariencia:

La lógica binaria se implementa con circuitos electrónicos ya que un transistor puede

6.1.2. Puertas lógicas elementales

Puerta NAND. Equivalente al negado de la salida de una puerta AND

Puerta NOR. Equivalente al negado de la salida de una puerta OR

6.2. Algebra de Boole.

Axiomas del algebra booleana:

ii. Existencia de elementos neutros por cada operación

x + 0 = x, donde ‘0’ adquiere el significado de ‘conjunto vacío’

x · 1 = x, donde ‘1’ adquiere el significado de ‘todo el conjunto’

iv. Leyes de “absorción”

vii. Principio de dualidad

Representaciones de una función lógica:

• Mediante tabla de verdad

X Y Z F(X,Y,Z) Ejemplo de tabla de verdad.

Tabla de verdad de puertas lógicas elementales

Implementación de inversor (NOT) con puertas NAND o NOR.

tenemos que X = 0, Y = 0, F(X,Y) = 1, X = 1, Y = 1, F(X,Y) = 0. Podemos realizar un puerto inversor

𝑔(𝑥, 𝑦, 𝑧) = (𝑥̅ + 𝑦 + 𝑧̅) · (𝑥 + 𝑦̅) · (𝑥 + 𝑦̅ + 𝑧̅)

Minitermino (minterm) y maxitermino (maxterm):

En los ejemplos anteriores, en f(x,yz) los términos 𝑥 · 𝑦 · 𝑧̅ y 𝑥̅ · 𝑦 · 𝑧 son minterminos, en

Forma canónica de una función lógica, o función canónica

Teorema de expansión de Shannon.

− Proporciona un método para pasar de la tabla de verdad a una función algebraica.

Teorema de expansión de Shannon:

𝐹(𝑋1 , 𝑋2 , … , 𝑋𝑃 ) = 𝑋1 · 𝐹(1, 𝑋2 , … , 𝑋𝑃 ) + ̅̅̅

- Con un producto de maxterminos (2ª forma canónica):

𝐹(𝑋1 , 𝑋2 ) = 𝑋1 · 𝐹(1, 𝑋2 ) + ̅̅̅

En el caso de un producto de maxitérminos:

Aplicamos el teorema, expresando F como una suma de minterminos:

𝐹(𝑋, 𝑌) = 𝑋 · 𝑌 · 𝐹(1,1) + 𝑋 · 𝑌̅ · 𝐹(1,0) + 𝑋̅ · 𝑌 · 𝐹(0,1) + 𝑋̅ · 𝑌̅ · 𝐹(0,0)

Efectivamente la tabla de verdad es la de un operador AND (·).

Hemos simplificado F, recordando que a·a = a, a + a = a, 𝑎 · 𝑎̅ = 0.

- Si queremos un producto de maxiterminos, consideramos las salidas iguales a 0, por

Realización de circuito lógicos a partir de formas canónicas.

6.3. Herramientas para simplificar funciones booleanas

6.3.1. De forma no canónica a forma canónica, como:

• Simplificación como suma de minterminos

• Simplificación como un producto de maxterminos

6.3.2. De primera forma canónica a segunda y viceversa

̅ · Y y escribimos su tabla de verdad

Negamos F y escribimos su tabla de verdad:

Negamos una segunda vez y aplicamos la ley de De Morgan F̅ = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

Es fácil comprobar con la tabla de verdad la equivalencia de las dos expresiones.

6.3.3. Reducción algebraica

Aplicamos la ley de De Morgan

Recordamos de nuevo que le producto de una variable por su negado es cero

Aplicamos la ley de absorción: (X+Y)·X = X

6.3.4. Mapas de Karnaugh

Definición de términos (minterminos o maxterminos) adyacentes:

Propiedades de adyacencias para simplificar funciones lógicas.

• La suma de dos productos (minterminos) adyacentes se reduce a un sólo término en que se

• El producto de dos sumas (maxterminos) adyacentes se reduce a un sólo término en que se

Definición de mapa de Karnaugh

Mapas de Karnaugh para funciones de dos, tres, cuatro y cinco variables.