Este documento proporciona una introducción al lenguaje de descripción de hardware VHDL. Explica que VHDL se utiliza para describir el funcionamiento de circuitos digitales y que las FPGA permiten implementar dichos circuitos de forma paralela utilizando VHDL. Describe las tres partes principales de un diseño VHDL: las bibliotecas, la entidad y la arquitectura. Las bibliotecas contienen funciones y tipos de datos, la entidad define las entradas y salidas y la arquitectura especifica el comportamiento del diseño.
0 calificaciones0% encontró este documento útil (0 votos)
33 vistas3 páginas
Este documento proporciona una introducción al lenguaje de descripción de hardware VHDL. Explica que VHDL se utiliza para describir el funcionamiento de circuitos digitales y que las FPGA permiten implementar dichos circuitos de forma paralela utilizando VHDL. Describe las tres partes principales de un diseño VHDL: las bibliotecas, la entidad y la arquitectura. Las bibliotecas contienen funciones y tipos de datos, la entidad define las entradas y salidas y la arquitectura especifica el comportamiento del diseño.
Este documento proporciona una introducción al lenguaje de descripción de hardware VHDL. Explica que VHDL se utiliza para describir el funcionamiento de circuitos digitales y que las FPGA permiten implementar dichos circuitos de forma paralela utilizando VHDL. Describe las tres partes principales de un diseño VHDL: las bibliotecas, la entidad y la arquitectura. Las bibliotecas contienen funciones y tipos de datos, la entidad define las entradas y salidas y la arquitectura especifica el comportamiento del diseño.
Este documento proporciona una introducción al lenguaje de descripción de hardware VHDL. Explica que VHDL se utiliza para describir el funcionamiento de circuitos digitales y que las FPGA permiten implementar dichos circuitos de forma paralela utilizando VHDL. Describe las tres partes principales de un diseño VHDL: las bibliotecas, la entidad y la arquitectura. Las bibliotecas contienen funciones y tipos de datos, la entidad define las entradas y salidas y la arquitectura especifica el comportamiento del diseño.
Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
Descargar como docx, pdf o txt
Está en la página 1/ 3
JUAN ANDRES PAVA NIEBLES 1001282379
RESUMEN INTRODUCCIÓN VHDL:
HDL: Lenguaje de descripción de hardware también es VHSIC: circuito integrado de muy alta velocidad. El potencial que nos brinda las FPGA es el procesamiento de forma paralela, haciendo uso del HDL. Para realizar una implantación de un circuito digital en FPGA se debe tener en cuenta: A partir del diseño digital de un problema de la extracción de unas características booleanas, se realiza la descripción hadware sea se describe cómo funciona ese circuito, luego se implementa la síntesis de esa descripción, para luego generar el bitstream necesario para cargar en la tarjeta 2 Lenguajes de descripción de hadware Netlist: Se basa en listar las conexiones, describir esas conexiones HDL: se realiza es la descripción de su funcionamiento
Estructura: 3 momentos que enlazan el código de vhdl Librerias: Lista de lo necesario para realizar la descripción de hadware. Entidad: Define cuales son las entradas y salidas Arquitectura: se estable cómo funciona el sistema a implementar
LIBRERIAS: Vamos a encontrar funciones, componentes, constantes, tipos, etc, necesarios para complementar y desarrollar el código. Sintaxis: Library library_name; Use nombre_libreria.nombre_paquete.partes_paquete; IEEE.STD_LOGIC_1164 = nos permite realizar un sistema lógico multinivel (forma paralela) IEEE.STD_LOGIC_ARITH = tipo de datos, operaciones de comparación, etc
ENTIDAD: Nos deja definir cuáles son las entradas, salidas y tipo de señal del dispositivo que vamos a implementar Sintaxis: entity nombre_proyecto is port( nombre_puerto: modo_señal tipo de señal; nombre_puerto: modo_señal tipo de señal); end nombre_proyecto;
característica nombre_puerto:
Solo se pueden escribir letras, números y guión bajo
Primer carácter debe ser letra Ultimo carácter no puede ser guión bajo No se pueden poner guiones bajos seguidos No importa si es mayúscula o minúsculas. modo_señal:
In(entrada): No se le puede asignar un valor
Out(salida): No puede leerse inout-buffer(bidirecciona): Puede ser leida internamente tipo_de_ señal:
Std_logic: estándar lógico de 1 o 0. Se basa en el estándar IEEE 1164, donde
hay 8 posibles estado donde la mitad es sintetizable, osea que se puede implementar en la tarjeta, y los no sintetizable son para simulación. “X” Forzado a desconocido “0” Forzado a bajo “1” Forzado a alto “Z” Alta impedancia “W” Débilmente desconocido “L” Débilmente desconocido “H” Débilmente desconocido “-“ No importa Std_logic_vector: vector de estándar lógico ej: [3:0] →(3 donwto 0) Bit: toma valores 0 o 1 Bit_vector: representa un vector de bits
ARQUITECTURA: Se define las sentencias propias del vhdl, usando las características de las librerías. Sintaxis: ARCHITECTURE nombre_arquitectura OF nombre_entidad IS [declaraciones de señales y constantes] BEGIN (realiza el codigo) END architecture_name;
