DISEÑO VLSI
DEPARTAMENTO DE ELÉCTRICA Y ELECTRÓNICA
CARRERAS DE:
INGENIERÍA ELECTRÓNICA EN TELECOMUNICACIONES
INGENIERÍA ELECTRÓNICA, AUTOMATIZACIÓN Y CONTROL.
DISEÑO DE UN DECODIFICADOR 2:4 (CIRCUITO
COMBINACIONAL) EN VHDL
NOMBRE:
Anthony Chicaiza
NRC:
2097
Enero - 2018
1|Página
Tabla de Contenidos
TEMA: Diseño de un Decodificador 2:4 (circuito secuencial) EN VHDL.......................3
1. OBJETIVOS....................................................................................................................3
2. PROCESO DE REALIZACIÓN DEL DECODIFICADOR 2:4 EN XILINX..................3
3. ANÁLISIS......................................................................................................................13
4. CONCLUSIONES..........................................................................................................14
5. BIBLIOGRAFÍA............................................................................................................14
2|Página
TEMA: Diseño de un Decodificador 2:4 (circuito secuencial) EN VHDL
1. OBJETIVOS
Diseñar un programa en el software XILINX en lenguaje VHDL de un circuito
combinacional para conocer su funcionamiento mediante las respectivas
simulaciones que nos ofrece este software.
Diferenciar cada comando ejecutado en el software XILINX para conocer más a
fondo el funcionamiento y comportamiento de los circuitos combinacionales.
2. PROCESO DE REALIZACIÓN DEL DECODIFICADOR 2:4 EN XILINX
Para empezar la realización del decodificador 2:4, se crea un nuevo proyecto:
Ilustración 1 Creación de nuevo proyecto en XILINX
3|Página
Se asignan las características que se especifican para el programa de VHDL:
Ilustración 2 Asignación de características del programa
Ilustración 3 Asignación de características del programas y finalizar
4|Página
Ya creado el programa, se procede a asignar una nueva fuente del mismo programa,
como se indica en la ilustración 4:
Ilustración 4 Asignación de una nueva fuente en el programa
Se debe poner en la opción “VHDL Module” con un nombre cualquiera a la “nueva
fuente”:
Ilustración 5 Opción de VHDL Module
5|Página
En esta parte, se debe colocar las entradas o salidas como se muestra en la ilustración 6:
Ilustración 6 Asignación de las entradas y salidas
Ilustración 7 Asignación de las entradas y salidas
6|Página
Entonces se abre el código por default para proceder a escribir el código para
implementar el Decodificador 2:4, además se escribe el código que aparece en la
ilustración 8, el cual indica las compuertas a usarse en este circuito combinacional:
Ilustración 8 Escritura de código del programa
Para ilustrar el Decodificador 2:4 con sus entradas y salidas, se hace clic en “Synthesize
- XST” y consecuentemente en “View RTL Schematic” como lo indica la ilustración 9:
Ilustración 9 Representación gráfica del Decoder 2:4
7|Página
Pero si se quiere apreciar la estructura interna del Decoder 2:4, se procede a dar doble
clic en el esquema anterior para obtener la ilustración 10:
Ilustración 10 Estructura interna del Decoder 2:4
Para poder apreciar la simulación con unos y ceros y saber sus salidas, se procede a
crear una nueva fuente como lo indica la ilustración 11:
Ilustración 11 Creación de nueva fuente para la simulación
8|Página
Posteriormente se coloca la opción “VHDL Test Bench” y se coloca un nombre
cualquiera, en este caso será “decoder2a4TB”:
Ilustración 12 Elección de VHDL Test Bench para la simulación
Ilustración 13 Elección de VHDL Test Bench para la simulación
9|Página
Ilustración 14 Elección de VHDL Test Bench para la simulación
En el código del programa aparece por default la asignación del período del reloj y el
período constante, pero se procede a eliminar o comentar esa parte del código como se
muestra en la ilustración 15:
Ilustración 15 Se elimina o cometa la parte del reloj del programa
10 | P á g i n a
Ilustración 16 Se elimina o cometa la parte del reloj del programa
Para proceder a implementar la simulación, se debe escribir el código que se indica en la
ilustración 17, el cual indica las entradas A para que posteriormente salga su salida y su
negada:
Ilustración 17 Escritura del programa para las entradas A de decoder
11 | P á g i n a
Posteriormente se procede a simular el código implementado en la opción “simulation”:
Ilustración 18 Procedimiento previo para simular el decoder
Ilustración 19 Gráfica de la simulación del Decoder 2:4
12 | P á g i n a
3. ANÁLISIS
TABLA DECODIFICADOR 2 A 4
A1 A0 D3 D2 D1 D0
0 0 0 0 0 1
0 1 0 0 1 0
1 0 0 1 0 0
1 1 1 0 0 0
Tabla 1 Tabla de valores del Decoder 2:4
Ilustración 20 Valores que arroja el Decoder 2:4
Según se puede apreciar en la ilustración 20, en los primeros 10 ns, con la entrada de A
con 00, se obtiene la salida D con 0001, en el tiempo igual a 20 ns, con la entrada de A
igual a 01, se tiene la salida D con valor de 0010, en el tiempo de 30 ns, se tiene la
entrada A de 10 y su salida D de 0100 y finalmente la entrada A con 11 se tiene la salida
D de 1000, comprobando que si esta en correcto funcionamiento el decoder, conforme a
la tabla 1.
13 | P á g i n a
4. CONCLUSIONES
En el presente trabajo se apreció de mejor manera el comportamiento de los
estados en las simulaciones, y se puede verificar el significado de cada gráfica
para su correcta implementación.
Para la implementación del Decoder 2:4, se tuvo que concurrir a la tabla de
valores que posee el mismo, para verificar que el código que se implementó este
de manera correcta.
5. BIBLIOGRAFÍA
[1] Kaya. (2016, enero 24). 6 -VHDL Xilinx 2-4 kod çözücü (decoder). [Video file].
Recuperado de
https://www.youtube.com/watch?v=G-zCHuwCFNE&index=14&list=PLEKaxav-
vKEbupmPe676FvOM3v3AzdorM
[2] Lara, J. (2014, agosto 24). Como simular un programa en VHDL con Test Bench.
[Video file]. Recuperado de https://www.youtube.com/watch?v=7OgJyqdd8wU
14 | P á g i n a
