Para empezar, debemos clasificar las etapas

USO DE REGISTROS PARA DESPLAZAR,

del sistema. Primero empezaremos con la
ALMACENAR Y VISUALIZAR DOS etapa codificadora.
DIGITOS DECIMALES CODIFICADOR:
OBJETIVOS
Teniendo esto claro, se procede con el diseño
 Obtener un circuito digital con CI’S de la tabla de verdad del codificador,
combinacionales y secuencial que teniendo en cuenta la entradas y salida de
funcione como una unidad para habilitación y la salida de agrupación. el
desplazar y almacenar dos dígitos codificador tiene entradas y salidas activas
decimales. en bajo y se implementara mediante dos
MATERIALES codificadores en cascada, para poder tener
las salidas GS común de ambos
 Resistencias
codificadores y que nos sirva de señal de
 2 codificador 74LS148
entrada del sistema monoestable para
 74LS48
 74LS157
controlar la señal de reloj que hablaremos
 74175 mas adelante. Teniendo esto, se tiene:
 74LS08 EI E0 E1 E2 E3 E4 E5 E6 E7 E8 E9
 2n3904 D C B A GS EO
1 X X X X X X X X X X 1 1 1 1 1 1
PROBLEMA
0 X X X X X X X X X 0 0 1 1 0 0 1
En una calculadora básica simple, el código BCD
0 X X X X X X X X 0 1 0 1 1 1 0 1
de cada digito decimal se introduce en un registro
de almacenamiento de 4 bits cada vez que se 0 X X X X X X X 0 1 1 1 0 0 0 0 1
presiona una tecla y además dichos dígitos se van 0 X X X X X X 0 1 1 1 1 0 0 1 0 0
desplazando hacia la izquierda en el display, eso
significa que la información se transfiere de
0 X X X X X 0 1 1 1 1 1 0 1 0 0 1
registro en registro. 0 X X X X 0 1 1 1 1 1 1 0 1 1 0 1
ANÁLISIS DEL PROBLEMA 0 X X X 0 1 1 1 1 1 1 1 1 0 0 0 1
0 X X 0 1 1 1 1 1 1 1 1 1 0 1 0 1
Para diseñar el sistema, se requiere una entrada
de teclado (codificador) y que este convierta los 0 X 0 1 1 1 1 1 1 1 1 1 1 1 0 0 1
dígitos decimales en BCD, luego este código 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1
pasara a los dos registros conformado por 4 flip-
flop D para el posterior almacenamiento y
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0
desplazamiento de digito a medida que se ingresa Tabla de verdad del sistema codificador
otro. Después pasara al sistema multiplexor para
seleccionar la salida del digito adecuada para como se deben conectar dos codificadores en
cada display y poder apreciar el digito que se cascada, U1 y U2 serán los codificadores, donde
acaba de ingresar y en el otro display el digito U2 será el codificador de las entradas de menor
que teníamos antes. peso y U2 las de mayor peso, por lo tanto, U2
controla a U1, entonces la salida de habilitación
DISEÑO: de U1 (E01) debe ir conectada a la entrada de
habilitación de U2 (EI2). Esto permite habilitar
U2.
Con los codificadores en cascada se tendrán tres Para la etapa de almacenamiento se uso dos
salidas de U1 y tres salidas de U2 serían seis registros de flip-flop D, en esta etapa, el
salidas en total, pero se necesita hacer un arreglo funcionamiento es el siguiente: almacenar el
para que se tengan 4 salidas, donde se observara digito en BCD en el primer registro y luego
el código BCD (complementado), entonces se
pasarlo al segundo registro cuando se lo
procede con el diseño de la lógica que entregara
ordenaba la señal de reloj (esta es
las salidas del sistema codificador (4 salidas) .
monoestable con cada activación de una tecla
U1 U2 U1 U2 en el codificador). Luego cuando se
A2 A1 A0 B2 B1 B0 GS1 GS2 D C B A codificaba otro digito en BCD el anterior
1 1 1 1 1 1 0 1 1 1 1 1 digito se queda en el segundo registro. Y en
1 1 0 1 1 1 0 1 1 1 1 0 el primer registro queda el nuevo digito, todo
1 0 1 1 1 1 0 1 1 1 0 1 esto sincronizado con la señal de reloj que
1 0 0 1 1 1 0 1 1 1 0 0
hablaremos más adelante.
0 1 1 1 1 1 0 1 1 0 1 1
0 1 0 1 1 1 0 1 1 0 1 0
0 0 1 1 1 1 0 1 1 0 0 1
0 0 0 1 1 1 0 0 1 0 0 0
1 1 1 1 1 1 1 0 0 1 1 1
1 1 1 1 1 0 1 0 0 1 1 0
1 1 1 1 0 1 1 0 0 1 0 1
1 1 1 1 0 0 1 0 0 1 0 0
1 1 1 0 1 1 1 0 0 0 1 1 Como se puede apreciar en la imagen los flip
1 1 1 0 1 0 1 0 0 0 1 0 flops son independientes por lo cual cada
1 1 1 0 0 1 1 0 0 0 0 1 uno almacena un bit del código.
1 1 1 0 0 0 1 0 0 0 0 0
MULTIPLEXACION:
Tabla verdad de las salidas del codificador
Como se manejaban dos dígitos codificados
A=( A¿¿ 0)( A 1+ A 0)( A 2+ A 0)( A 1+ A 0+ A 2)( B¿¿ 0)( B1 +B 0)( B2 + B0 )(B1 + B0 + B0 )¿ ¿
a la vez era necesaria la acción de un
A=A 0 B0 multiplexor para apreciar ambos dígitos en
dos displays y que llevara la salida
B=( A ¿¿ 1)( A 1+ A 0 )( A 2+ A 1)( A 1+ A 0+ A 2)( B¿¿ 1)(Bcorrespondiente
1+ B0 )(B2+ B 1)( Ba1+cada
B 0+ Bdisplay.
0) ¿ ¿ Se usó un
B= A 1 B1 multiplexor 74157 en el que consta de 4
multiplexores (uno para cada bit) y cada
C=( A ¿¿ 2)( A 2+ A 0)( A 2+ A 2)( A1 + A 0+ A 2)(B¿¿ 2)(Bmultiplexor
2+ B0 )(B2+ B1cuenta
)( B1+ B 0con
+ B0 )una
¿¿ entrada de
selección y dos de entrada de datos. La
C= A2 B 2
entrada de selección común para todos los
Nota: para la salida “D” si se puede apreciar multiplexores era la encargada de permitir el
en la tabla de verdad de las salidas del paso de los 4 bits, esto de acuerdo a la señal
codificador, “D” funciona de igual manera de reloj astable. Esto con el fin de apreciar
que GS2, por lo tanto, para ahorrar los dos dígitos en dos displays
compuertas y a su vez integrados, se toma independientes.
como salida “D” a GS.
REGISTROS
 . RESISTENCIAS DE ENTRADA DEL
SISTEMA CODIFICADOR:
V CC −V IH
R P=
IIH
(5−2)V
R P= =75 KΩ valor comercial:
40 µA
68kΩ

P RP=IIH 2∗R=108µW
Como se puede apreciar en la imagen la
entrada “S” era la que seleccionaba que Como las corrientes y voltajes son iguales
entrada pondría en “Z” (código BCD). para cada uno de las entradas, los valores
de la resistencia son los mismos.
DECODIFICADOR:
RESISTENCIA DE ENTRADAS
Como última etapa se tiene un decodificador de FLOTANTES CODIFICADOR U1
BCD a 7 segmentos para poder apreciar los
dígitos en dos display catodo común. V CC −V IH
R F= =15 KΩ
5 IIH
 valor comercial: 15kΩ

P RF=IIH 2∗R=600µW

Como las corrientes y voltajes de las 5

entradas flotantes de U1 son iguales, se hace
la sumatorias de corrientes, para tener solo
una resistencia.
RESISTENCIA DE HABILITACION
DECODIFICADOR.
V CC −V IH
R P=
IIH

Gracias al MUX el decodificador, decodificara (5−2)V

R P= =75 KΩ
cada uno de los dos dígitos en BCD para 40 µA
apreciarlo en display uno a la vez, para esto
 valor comercial: 68kΩ
también se requeria que los displays se activaran
y desactivaran el momento indicado, eso gracias P RP=IIH 2∗R=108µW
a la señal astable que se verá más adelante.
CÁLCULO DE LA RESISTENCIAS
RESISTENCIAS LEDS
 (V OH −VD ) T
R P= R=
ILED 1.1∗C

(2.7−1.8) 20 ms
R P= =90Ω R= =1.8 kΩ
10 mA 1.1∗10 µF

 valor comercial: 82Ω ASTABLE:

P RP=IIH 2∗R=8200µW

como solo se encenderá un display a la vez,

solo es necesaria el cálculo para las
resistencias de un solo display.
SEÑAL DE RELOJ:
MONOESTABLE:

Esta señal astable es la encargada de

sincronizar con 1 o 0 (activa desactiva) el
MUX con cada display para que el digito en
BCD que deje pasar el mux se represente en
el correspondiente display. Para el diseño de
esta señal a partir de un 555 con una
frecuencia de 200Hz es:

Según el diseño para un monoestable, a partir 1

RA= −R 1=2 kΩ
de un 555, se necesita una señal de entrada F∗0.1 µF∗0.693
“trigger” que será la que se mantendrá por el
tiempo T que le asignemos. Esta señal será la Se asumió el condensador C=0.1 µF y R1
tomada de las salidas GS de los por 70k.
codificadores en cascada, ya que esta señal TRANSISTOR (CONMUTADOR)
producirá un bajo cada vez que se acciona
una entrada. Dicha señal servirá de reloj para Para que se active un display a la vez es
los registros, para que almacene o desplace la necesario un elemento que invierta la señal
entrada respectiva cada vez que se active una con la que se enciende un display para que el
digito en la etapa de codificación. otro se apague. Se usó un transistor
trabajando en corte y saturación (0 y 5)v.
Como el tiempo requerido es de 20ms, se
hace el apropiado despeje para hallar R, se Condiciones para saturación:
asume el valor de C de 10µF. V CE =0.2 I C =50 mA

I B=5 mA
 5−0.7 TRANSISTOR 2N3904
R B= =890 Ω→ 1 K
5 mA
5−0.2
RC = =96 Ω →100 Ω
50 mA

P RB=IIH 2∗R=25 mW

P Rc=IIH 2∗R=250mW

DATASHEET DE MATERIALES:
condiciones valor
74LS1 74LS0 7417 74LS1 74LS V(CE) IC=50mA 0.2v
48 8 5 57 48 IB=5mA
VIH 2V 2V 2V 2V 2V
VO 2.7V 2.7V 2.4V 2.7V 2.7V
H Bibliografía
VIL 0.8V 0.8V 0.8V 0.8V 0.8V http://html.alldatasheet.es/html-
VO 0.5V 0.5V 0.4V 0.5V 0.5V
pdf/155897/STMICROELECTRONICS/2N3904/38
L
IIH 40µA 20µA 92/2/2N3904.html
IIL 0.8mA 0.36m
A https://es.slideshare.net/MIGUELBERNAL1998/
IOH 0.4m monoestable
A
IOL 8mA https://www.slideshare.net/gabrielalejandrobar
r/circuito-integrado-555-multivibrador

DISPLAY CATODO COMUN https://www.electronicafacil.net/tutoriales/Curs

o-Electronica-Basica-7-entrega.php

LED ROJO

Forward
Voltage(Vf) 1.80V
(Tipico)

Forward Current
10mA
(mA)