Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 427 vistas

    Sistemas Entrega Final PDF

    Cargado por

    David Ruiz
    El documento describe el diseño de un sistema de control de memoria RAM de 32 filas por 32 columnas utilizando Logisim. Se propone diseñar tres circuitos: 1) un decodificador de 5 bits a 32 salidas, 2) un circuito de control con tres entradas y dos salidas, y 3) un conversor binario a display de 7 segmentos. La segunda entrega consiste en diseñar una celda de memoria de 1 bit, ensamblar celdas para formar un byte, y montar una matriz de memoria de 64 palabras de 4 bits. La tercera entrega implica

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    Sistemas Entrega Final PDF

    Cargado por

    David Ruiz
    427 vistas15 páginas
    El documento describe el diseño de un sistema de control de memoria RAM de 32 filas por 32 columnas utilizando Logisim. Se propone diseñar tres circuitos: 1) un decodificador de 5 bits a 32 salidas, 2) un circuito de control con tres entradas y dos salidas, y 3) un conversor binario a display de 7 segmentos. La segunda entrega consiste en diseñar una celda de memoria de 1 bit, ensamblar celdas para formar un byte, y montar una matriz de memoria de 64 palabras de 4 bits. La tercera entrega implica

    Título original

    Sistemas Entrega Final.pdf

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    El documento describe el diseño de un sistema de control de memoria RAM de 32 filas por 32 columnas utilizando Logisim. Se propone diseñar tres circuitos: 1) un decodificador de 5 bits a 32 salidas, 2) un circuito de control con tres entradas y dos salidas, y 3) un conversor binario a display de 7 segmentos. La segunda entrega consiste en diseñar una celda de memoria de 1 bit, ensamblar celdas para formar un byte, y montar una matriz de memoria de 64 palabras de 4 bits. La tercera entrega implica

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    427 vistas15 páginas

    Sistemas Entrega Final PDF

    Cargado por

    David Ruiz
    El documento describe el diseño de un sistema de control de memoria RAM de 32 filas por 32 columnas utilizando Logisim. Se propone diseñar tres circuitos: 1) un decodificador de 5 bits a 32 salidas, 2) un circuito de control con tres entradas y dos salidas, y 3) un conversor binario a display de 7 segmentos. La segunda entrega consiste en diseñar una celda de memoria de 1 bit, ensamblar celdas para formar un byte, y montar una matriz de memoria de 64 palabras de 4 bits. La tercera entrega implica

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    de 15

    Sistemas digitales y Ensambladores

    ENTREGA PREVIA 1 SEMANA 3

    Profesor: Giovanny Piedrahita

    Integrantes:
    Luis David Ruiz Nieto - 1811025639
    Gian Carlo Gaviria Arias - 1721023907

    Actividad a entregar:

    Se desea diseñar el sistema de control de lectura y escritura de una memoria RAM


    de 32 filas x 32 columnas, donde cada dato es de 4 bits. Para la primera entrega
    deberá presentar una
    propuesta de diseño de tres circuitos combinables en Logisim:

    1. Un decodificador que convierte una señal de 5 bits a un único dato (entre 0 y 31)
    para
    la selección de filas y columnas de una memoria RAM, y para el control de lectura/
    escritura de la misma.

    2.​ Un circuito de control con tres entradas y dos salidas


    a. Entrada chip select (CS) funciona como la habilitación de la memoria RAM.
    b. Entrada write enable (WE) para activar la escritura en la memoria.
    c. Entrada output enable (OE) para activar el envío de datos por el bus.

    Cuando CS y WE están activados, la salida E (escritura) debe activarse. Si WE está


    activado, la salida L (lectura) debe permanecer inactiva. Si CS y OE están
    activados, la salida L (lectura) debe activarse.

    3. Un circuito conversor para un display de siete segmentos, que se utilizará para


    visualizar
    posteriormente el dato disponible en la memoria RAM.

    La entrega consiste en un documento que presente el diseño, cálculos, diagramas,


    investigación y demás consideraciones que se hayan tenido para la primera entrega.
    Además, se debe enviar un archivo de Logisim con los tres sub-circuitos solicitados.

    Desarrollo:
    A: Un decodificador que convierte una señal de 5 bits a un único dato (entre 0 y 31)
    para
    la selección de filas y columnas de una memoria RAM, y para el control de lectura/
    escritura de la misma.

    Se utiliza una tabla de verdad con 32 espacios para la memoria con el fin de ver las
    distintas posibilidades que se pueden obtener para la salida deseada, se organiza
    en conteo binario.

    Representación gráfica del decodificador de una memoria RAM, diseñado en


    logisim, la ilustración muestra el codificador sin datos y a continuación se
    procede a la descripción del mismo; Se puede observar la letra A, donde se
    ingresa la dirección de entrada y la letra D la dirección de salida, la opción SEL
    (select), aca va la memoria para obtener los datos en la dirección de salida, la
    opción CLR (control), opera para resetear toda información que contenga la
    memoria y la opción OUT, permite el ingreso o salida de datos a la memoria por
    medio de combinación al reloj con el n de almacenar datos.
    Representación gráfica del decodificador en simulación conectada, la entrada de 5
    bits contiene los datos 00011 que nos da la posición del número 7, el resultado de la
    operación se puede obtener hasta en sistema hexadecimal (4 bits de salida) si es el
    caso. Para el número 7 el resultado de la conversión en binario nos arroja 111

    B: ​Un circuito de control con tres entradas y dos salidas.

    1:​ Entrada chip select (CS) funciona como la habilitación de la memoria RAM.

    2:​ Entrada write enable (WE) para activar la escritura en la memoria.

    3:​ Entrada output enable (OE) para activar el envío de datos por el bus.

    El requerimiento para este circuito debe tener en cuenta que cuando CS Y WE


    están activados, la salida E (escritura)
    debe activarse. Si WE está activado, la salida L (lectura) debe permanecer inactiva.
    Si CS y OE están activos, la salida L (lectura) debe activarse.
    ENTREGA PREVIA 2 SEMANA 5

    Actividad a entregar:

    Continuando con el proceso de diseño de una memoria RAM, se desea diseñar y


    montar en Logisim los siguiente:

    1. Una celda de almacenamiento de un bit para una memoria RAM utilizando


    cerrojos (latches).
    2.​ Utilizando la celda de un bit, montar una celda de 4 bits (nibble).
    3.​ Utilizando el byte, montar 4 bytes consecutivos.
    4.​ Montar una matriz de memoria de 64 palabras de 4 bits, es decir de 8 x 8 nibbles,
    utilizando los elementos de control de la entrega uno, diseñe un circuito que le
    permita la lectura/escritura de los datos de cada una de las celdas.
    5. Utilice el decodificador de binario a 7 segmentos diseñado en la primera entrega
    para la visualización de los datos.

    La entrega consiste de un documento donde se presente el diseño, cálculos,


    diagramas,
    investigación y demás consideraciones que se hayan tenido para la segunda
    entrega. Además,
    se debe enviar un archivo de Logisim con los tres sub-circuitos solicitados.

    Desarrollo:
    1. Para realizar el montaje de la celda de almacenamiento con cerrojos tipo
    latches se tuvo en cuenta la documentación relacionada en el material
    adjunto en la semana 5 del curso y se decidió tomar una Tipo D, ya que
    cumple con las 4 diferentes combinaciones posibles por bit y tiene una
    entrada.

    Figura extraída del material semana 5, donde se observa la tabla de funciones y el


    circuito para el Latch tipo D

    Montaje en Logisim
    2. Utilizando la celda de un bit, montar una celda de 4 bits (nibble).

    Usando información vista en las sesiones y en el tutorial encontrado en la investigación


    Logisim: Examples using a 4-bit adder en la ruta:
    https://www.youtube.com/watch?v=Ju3rcpaZ1wo
    usamos los circuitos de 1 Bit con Latch tipo D y lo integramos.

    Montaje Logisim

    3. Utilizando el byte, montar 4 bytes consecutivos

    Para simplificar el trabajo previamente creamos un circuito con 1 Byte haciendo uso de 2
    celdas de almacenamiento de 4 bit (Nibble). Añadiendo dos Pines de 8 bits (ENTRADA Y
    SALIDA) asi como una entrada WE.

    Montaje Logisim
    Montaje Logisim

    4. Montar una matriz de memoria de 64 palabras de 4 bits, es decir de 8 x 8


    nibbles, utilizando los elementos de control de la entrega uno, diseñe un
    circuito que le permita la lectura/escritura de los datos de cada una de
    las celdas

    Se crea una matriz de memoria de 8x8 usando la unidad de memoria de 1 byte, Se usan los
    elementos de control de la primera entrega para permitir leer y escribir en la memoria y se
    usa un multiplexor 8x1 para elegir la salida de lectura,la siguiente figura muestra el circuito
    diseñado.
    Montaje Logisim
    5. Utilice el decodificador de binario a 7 segmentos diseñado en la primera
    entrega para la visualización de los datos.

    Por último, se adaptan dos Decos de Binario a 7 segmentos y dos displays para poder
    visualizar los datos. Se añade un pin de Entrada x8 y los controles OE, CS, WE así como un
    pin x3 para el direccionamiento de la memoria.

    Montaje Logisim
    ENTREGA PREVIA 3 SEMANA 7 Y 8

    Actividad a entregar:

    Debido a la dificultad de las conexiones para la memoria RAM de 32x32 (son 1024
    celdas de 4 bits), se desea trabajar entonces con el elemento de memoria RAM
    provisto por Logisim. En este sentido, deberá crear una memoria con las
    características del problema (32 x 32 x 4).

    Para esta entrega final, deberá:

    1.​ Montar una memoria RAM de Logisim con las características del problema.
    2.​ Adaptar los elementos de control diseñados, a la memoria RAM de Logisim.
    3. Utilizar el decodificador de binario a 7 segmentos diseñado en la entrega uno
    para visualizar los datos de la memoria.
    4. Diseñar un sistema de control mediante máquinas de estados, que le permitan
    controlar la lectura y escritura de datos en la memoria RAM utilizando un mismo bus
    de datos y direcciones para transportar la información.
    La entrega consiste de un documento que presente el diseño, cálculos, diagramas,
    investigación y demás consideraciones que se hayan tenido para la tercera entrega.
    Además, se debe enviar un archivo de Logisim con los circuitos solicitados.

    Desarrollo:

    Montar una memoria RAM de Logisim:

    En este estudio se presenta funcionamiento de una memoria RAM con 7 segmentos


    Se necesita los siguientes bloques:

    A:​ RAM
    B:​ ROM
    C:​ separador
    D:​ Puerta NOT
    E:​ Buffer controlado
    F:​ Ver
    G:​ Pin
    H:​ Dip switch
    I:​ 7 segmentos

    1: ​Se empieza​ ​conectando los puerto ​A​ y ​D​ de RAM y ROM :


    2: ​Después se ​conecta los puertos ​A a separador con 3 salidas, y conectamos las salidas
    de separador a un ​Dip switch​:

    3: ​Se conecta una salida de el ​Dip switch a una puerta ​NOT​. Y se lo conecta a puerta ​SET
    de ​RAM​, además se lo conecta a la puerta ​SET​ de ​ROM​:
    4: ​Se conecta un ​buffer controlado a un ​Dip switch y luego se conecta la salida del ​buffer
    controlado​ a la puerta ​D​ de ​RAM​. Este señal va a conectar a 7 seg:

    5: ​Se conecta puerta ​NOT​ a la puerta de ​CLK​ del ​RAM​ para reiniciar lo.
    6: ​Con entrar los números en ​RAM​ se muestra estos números a 7 seg.
    Bibliografía

    Tablas de verdad:
    http://hyperphysics.phy-astr.gsu.edu/hbasees/Electronic/truth.html

    Conteo Binario:
    http://aprendedisenologico.blogspot.com/2009/01/conteo-binario.html

    Mapas de Karnaugh
    http://www.dma.fi.upm.es/recursos/aplicaciones/matematica_discreta/web/karnaugh/metodo
    kar.htm

    Circuitos de Control:
    http://recursostic.educacion.es/secundaria/tecnologia/controladora/contenido/Descripcion/Es
    quemas_Electricos/Circuito_control/circuito_control.htm

    Circuito Conversor:
    https://www.rinconingenieril.es/conversor-analogico-a-digital-adc/

    Referencia de informacion:
    https://www.studocu.com/es/document/politecnico-grancolombiano/sistemas-digitales/inform
    e/primera-entrega-sistemas-digitales/4411148/view

    Latches and Flip-Flops 1 - The SR Latch:


    https://www.youtube.com/watch?v=-aQH0ybMd3U

    Logisim D/J-K 1.0 Biestable:


    http://www.cburch.com/logisim/docs/2.1.0-es/libs/legacy/flipflops.html

    Dip switch:
    http://www.geekbotelectronics.com/producto/dip-switch-8-posiciones-rojo/

    Buffer controlado:
    http://www.cburch.com/logisim/docs/2.1.0-es/libs/gates/controlled.html

    Puerta NOT
    https://es.wikipedia.org/wiki/Puerta_NOT

    También podría gustarte