Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 62 vistas

    Tarea 2 - Jose Leonardo Garnica

    Cargado por

    Servi Tec Net
    El documento describe 6 tareas relacionadas con el diseño de circuitos combinacionales en VHDL. La primera tarea implica describir 3 multiplexores de diferentes tamaños y anchos de bits. La segunda tarea implica describir un decodificador de 3 entradas. La tercera tarea implica describir un codificador de 4 entradas. Las tareas 4, 5 y 6 implican describir diferentes circuitos combinacionales utilizando sentencias VHDL como with-select y when-else. Cada tarea requiere mostrar la descripción VHDL y la simulación para verificar el funcionamiento correct

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    Tarea 2 - Jose Leonardo Garnica

    Cargado por

    Servi Tec Net
    62 vistas14 páginas
    El documento describe 6 tareas relacionadas con el diseño de circuitos combinacionales en VHDL. La primera tarea implica describir 3 multiplexores de diferentes tamaños y anchos de bits. La segunda tarea implica describir un decodificador de 3 entradas. La tercera tarea implica describir un codificador de 4 entradas. Las tareas 4, 5 y 6 implican describir diferentes circuitos combinacionales utilizando sentencias VHDL como with-select y when-else. Cada tarea requiere mostrar la descripción VHDL y la simulación para verificar el funcionamiento correct

    Título original

    Tarea 2_Jose Leonardo Garnica

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    El documento describe 6 tareas relacionadas con el diseño de circuitos combinacionales en VHDL. La primera tarea implica describir 3 multiplexores de diferentes tamaños y anchos de bits. La segunda tarea implica describir un decodificador de 3 entradas. La tercera tarea implica describir un codificador de 4 entradas. Las tareas 4, 5 y 6 implican describir diferentes circuitos combinacionales utilizando sentencias VHDL como with-select y when-else. Cada tarea requiere mostrar la descripción VHDL y la simulación para verificar el funcionamiento correct

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    62 vistas14 páginas

    Tarea 2 - Jose Leonardo Garnica

    Cargado por

    Servi Tec Net
    El documento describe 6 tareas relacionadas con el diseño de circuitos combinacionales en VHDL. La primera tarea implica describir 3 multiplexores de diferentes tamaños y anchos de bits. La segunda tarea implica describir un decodificador de 3 entradas. La tercera tarea implica describir un codificador de 4 entradas. Las tareas 4, 5 y 6 implican describir diferentes circuitos combinacionales utilizando sentencias VHDL como with-select y when-else. Cada tarea requiere mostrar la descripción VHDL y la simulación para verificar el funcionamiento correct

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    Está en la página 1de 14

    1

    Tarea 2 – Circuitos combinacionales

    José Leonardo Garnica Laverde:

    1. Describa en VHDL tres multiplexores utilizando la sentencia with-select. Los tres


    multiplexores deben tener un tamaño diferente (2 a 1, 8 a 1, etc.) y cada entrada
    un número de bits diferente.
    a. Una impresión de pantalla de la descripción en VHDL:
    Multiplexor 1, 4 a 1 de 4 bits:

    Multiplexor 2, 8 a 1 de 16 bits:
    2

    Multiplexor 3, 16 a 1 de 8 bits:

    b. Una impresión de pantalla (diagrama) de la simulación, en la cual se debe


    evidenciar el correcto funcionamiento del diseño. No se debe incluir el código
    VHDL de la simulación:
    Multiplexor 1, 4 a 1 de 4 bits:
    3

    Multiplexor 2, 8 a 1 de 16 bits:

    Multiplexor 3, 16 a 1 de 8 bits:
    4

    2. Describa en VHDL un decodificador de 3 entradas utilizando la sentencia with-


    select. El diseño debe contener:
    a. Una impresión de pantalla de la descripción en VHDL:

    b. Una impresión de pantalla de la simulación, en la cual se debe evidenciar el


    correcto funcionamiento del diseño:
    5

    3. Describa en VHDL un codificador de 4 entradas, sin prioridad, utilizando la


    sentencia with-select. El diseño debe contener:
    a. Una impresión de pantalla de la descripción en VHDL:

    b. Una impresión de pantalla de la simulación, en la cual se debe evidenciar el


    correcto funcionamiento del diseño:
    6

    4. Describa en VHDL el circuito que se muestra en la siguiente figura utilizando las


    sentencias with-select y when-else. El diseño debe contener:

    a. Un pantallazo de la descripción en VHDL:


    Circuito con sentencia with-select:
    7

    Circuito con when-else:

    b. Un pantallazo de la simulación, en la cual se debe evidenciar el correcto


    funcionamiento del diseño:
    Circuito con sentencia with-select:
    8

    Circuito con sentencia when-else:

    5. Describa en VHDL el circuito que se muestra en la siguiente figura, utilizando la


    sentencia when-else. El diseño debe contener:
    9

    a. Una impresión de pantalla de la descripción en VHDL:

    b. Una impresión de pantalla de la simulación, en la cual se debe evidenciar el


    correcto funcionamiento del diseño:
    10

    6. Describa en VHDL el circuito que se muestra en la siguiente figura. El diseño


    debe contener tres módulos diferentes (tres componentes) y un archivo de alto
    nivel, tal como se muestra en la siguiente figura. El diseño debe contener:

    a. Una impresión de pantalla de la descripción en VHDL:


    11

    b. Una impresión de pantalla con el RTL del alto nivel:


    12
    13

    c. Una impresión de pantalla de la simulación, en la cual se debe evidenciar el


    correcto funcionamiento del diseño:
    14

    Referencias bibliográficas

    Muñoz, J. (2012). Introducción a los Sistemas Digitales: Un enfoque usando Lenguajes


    de Descripción de Hardware. (Capítulos 4, 5 y 6, pp. 77-134). Madrid.
    Recuperado de: https://openlibra.com/es/book/introduccion-a-los-sistemas-
    digitales.

    Brown, S. (2006). Fundamentos de lógica digital con diseño VHDL segunda edición.
    (Capítulo 6, pp. 315-377). México, D.F.

    Fajardo, C. (2012, diciembre 20), Introducción a VHDL, circuitos combinacionales


    (Parte 1) [Archivo de video], Recuperado de: https://youtu.be/OIj59kyR7wU.

    Fajardo, C. (2012, diciembre 21), Introducción a VHDL, circuitos combinacionales


    (Parte 2) [Archivo de video], Recuperado de: https://youtu.be/dK545R-YT58.

    Fajardo, C. (2019, abril 15), Multiplexores en EDAPlayground [Archivo de video],


    Recuperado de: https://youtu.be/WslEFoWUL44.

    Fajardo, C. (2019, abril 15), Decodficador en EDAPlayground [Archivo de video],


    Recuperado de: https://youtu.be/QfHij7BHo2Y.

    También podría gustarte