Este documento presenta el informe de laboratorio 3 sobre circuitos lógicos universales y divisores binarios. En la pregunta 1, se pide diseñar un circuito lógico universal con dos entradas A y B y cuatro señales de selección para generar cualquiera de las 16 funciones posibles de las entradas. En la pregunta 2, se pide diseñar un divisor binario expandible para dividir un número de 2n bits entre uno de n bits, mostrando el cociente y el residuo mediante circuitos combinacionales. Se muestra el diseño de un divisor 4
0 calificaciones0% encontró este documento útil (0 votos)
117 vistas14 páginas
Este documento presenta el informe de laboratorio 3 sobre circuitos lógicos universales y divisores binarios. En la pregunta 1, se pide diseñar un circuito lógico universal con dos entradas A y B y cuatro señales de selección para generar cualquiera de las 16 funciones posibles de las entradas. En la pregunta 2, se pide diseñar un divisor binario expandible para dividir un número de 2n bits entre uno de n bits, mostrando el cociente y el residuo mediante circuitos combinacionales. Se muestra el diseño de un divisor 4
Este documento presenta el informe de laboratorio 3 sobre circuitos lógicos universales y divisores binarios. En la pregunta 1, se pide diseñar un circuito lógico universal con dos entradas A y B y cuatro señales de selección para generar cualquiera de las 16 funciones posibles de las entradas. En la pregunta 2, se pide diseñar un divisor binario expandible para dividir un número de 2n bits entre uno de n bits, mostrando el cociente y el residuo mediante circuitos combinacionales. Se muestra el diseño de un divisor 4
Este documento presenta el informe de laboratorio 3 sobre circuitos lógicos universales y divisores binarios. En la pregunta 1, se pide diseñar un circuito lógico universal con dos entradas A y B y cuatro señales de selección para generar cualquiera de las 16 funciones posibles de las entradas. En la pregunta 2, se pide diseñar un divisor binario expandible para dividir un número de 2n bits entre uno de n bits, mostrando el cociente y el residuo mediante circuitos combinacionales. Se muestra el diseño de un divisor 4
Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
Descargar como docx, pdf o txt
Está en la página 1/ 14
NIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y
ELECTRICA 2019
INFORME N° 3
CURSO : Laboratorio Microelectrónica
TEMA : Informe Previo 3 PROFESOR : Ing. Alarcón Matutti Ruben ALUMNOS : ALARCON PALOMINO MARY REYES ANGUIZ LUIS RIVAS MENDOZA MANUEL UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA
PREGUNTA 1
Diseñar un circuito lógico universal (CLU) como se indica:
Caso de dos entradas A y B cada un de 1 bit . Es decir que la salida de Fi CLU puede generar las 16 posibles funciones Fi(A,B) como : AB,A’B’ ,A ,B ,1,0, etc. Mediante la selección de 4 entradas S3 S2 S1 S0.
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA
ALARCON PALOMINO, MARY JHANIRA 3
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA
2. Diseñe un circuito divisor expandible para números en binario natural: A (2n bits) / B (n bits). Diseño solo con circuitos combi nacionales (sin reloj). Se debe mostrar el cociente y el residuo. Realice la simulación del Layout automático. a) Para números en binario natural. b) Para números con signo en complemento a DOS.
El divisor expandible diseñado es un divisor completo, el cual consta de las siguientes
etapas: Restador, Cociente Q y residuo (r1, r0). Como paso inicial diseñaremos el divisor expandible con n=2, es decir, A (4bits) / B (2bits) con un circuito combinacional partiendo del siguiente diagrama de bloques:
El diagrama de bloques representa en el fondo el proceso de la división tal como la
conocemos. El bloque base es un restador de 5 entradas y 3 salidas:
El funcionamiento de este se describe a continuación:
Si 𝐵 < 𝑏 entonces 𝑟 =< 𝐵1 𝐵0 > y 𝑄 = 0 Sino 𝑟 =< 𝐵2 𝐵1 𝐵0 > −< 𝑏1 𝑏0 > y 𝑄 = 1
ALARCON PALOMINO, MARY JHANIRA 4
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELECTRICA
