UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Universidad del Perú, DECANA DE AMÉRICA

FACULTAD DE INGENIERIA ELECTRÓNICA

EAP: INGENIERIA ELECTRICA

PROFESOR: MEDINA CALDERON ALFREDO

ALUMNO: ESPINOZA OLIVARES JORGE LUIS

CÓDIGO: 17190198

TIPO DE INFORME: FINAL DEL INFORME 7

CURSO: LABORATORIO DE CIRCUITOS ELECTRONICOS 1

HORARIO: VIERNES 8:00pm – 10:00pm

La estructura del jfet está formado por un semiconductor(n) con 2 contactos óhmicos en sus
extremos uno de ellos es la fuente(s) y el otro drenador (d). El electrodo puerta (G) está
constituido por 2 regiones de tipo p en ambos extremos de la estructura del semiconductor

El transistor consta de un sustrato y tres partes dopadas artificialmente que forman dos
uniones bipolares, el emisor que emite portadores, el colector que los recibe o recolecta y la
tercera, que está intercalada entre las dos primeras, modula el paso de dichos portadores,
formándose así en el contacto de puerta 2 uniones tipo pn polarizadas en forma inversa
logrando que el valor de la corriente que pasa a través de ella sea casi igual a 0.Y cuando el
semiconductor de tipo n se polariza de tal forma que la corriente se dirija del surtidor al
drenador se logra que el semiconductor funcione como un canal de baja resistencia para los
electrones.

También observemos que al conectar a un potencial positivo el drenaje (d) con respecto al
potencial de la fuente los electrones fluirán por el semiconductor en tanto haya niveles de
conducción disponibles. La corriente eléctrica se verá afectada sólo por la resistencia que
opondrá el semiconductor a su paso, pero en la medida que apliquemos un potencial
polarizando en inversa la unión pn entre la fuente y la puerta generaremos un zona de
deplexión alrededor de la misma cuyo tamaño dependerá de la diferencia de potencial en la
juntura al aumentar o disminuir el voltaje. También se puede resaltar la zona de deplexión
generada al colocarle una tensión negativa a la puerta (G), además la zona de deplexión no
tiene igual tamaño todo a lo largo de la puerta, esto se debe a la caída de tensión a lo largo
del semiconductor. El espesor de la zona de deplexión limita la región por donde pueden
circular electrones en el semiconductor y al haber menor cantidad de niveles de conducción
será menor la corriente eléctrica, de tal manera la intensidad de la tensión de polarización
inversa de la puerta regula el paso de corriente eléctrica por el canal hacia el drenaje. Si
aumentamos la tensión inversa VSG llegaremos a algún valor tal Vp llamada tensión de
estricción a la que el ancho del canal queda reducido a cero porque han sido eliminadas todas
las cargas libres. Entonces la corriente de drenaje ID tomada como función de la tensión
fuente drenaje.

https://www.icmm.csic.es/fis/gente/josemaria_albella/electronica/8%20Transistores%20de
%20Efecto%20Campo.pdf
 TRANSISTOR JFET
La polarización de un JFET exige que las uniones p-n estén inversamente polarizadas en un
JFET de canal n la tensión de drenador debe ser mayor que la de la fuente para que exista
un flujo de corriente a través de canal.

Las curvas de características de un JFET son muy similares a las curvas de los transistores
BJT, sin embargo, los JFET son dispositivos controlados por tensión a diferencia de los
bipolares que son dispositivos controlados por corriente. Por ello, en el JFET intervienen
como la corriente Id, la tensión Vgs y la tensión Vds., definiendo 4 regiones básicas de
operación.

Región de corte

En esta región la intensidad entre drenador y fuente es nula y la tensión entre puerta y la
fuente es negativa ya que las zonas de inversión bloquean y estrangulan el canal cortando la
corriente entre drenador y fuente. Denominándose a esta tensión como de estrangulamiento
o pinch-off.

Región lineal

En esta región, el JFET se comporta como una resistencia no lineal que es utilizada en muchas
aplicaciones donde se precise una resistencia variable controlada por tensión donde el fabricante
proporciona curvas de resistencia drenador-fuente para diferentes valores de VGS.

Región de saturación

El JFET tiene unas características lineales que son utilizadas en amplificación y se comporta como
una fuente de intensidad controlado por la tensión VGS cuya ID es prácticamente independiente
de la tensión VDS. La ecuación que relaciona la ID con la VGS se conoce como ecuación cuadrática.
Región de ruptura

Una tensión alta en los terminales del JFET puede producir ruptura por avalancha a través de la
unión de puerta, las especificaciones de los fabricantes indican la tensión de ruptura entre drenaje
y fuente con la puerta cortocircuitada con la fuente además las tensiones de polarización nunca
deben superar estos valores para evitar que el dispositivo se deteriore.

 La ecuación de la recta de entrada.

VGS=VG-RS*ID

 Ecuación de la recta de salida.

VDS=VDD-ID*(RS+RD)
Hallando los valores de las resistencias del BJT para que amplifique

Si queremos diseñar un amplificador debemos asumir algunos valores:

Primero asumimos que el valor de Re es 1.5K

Rb
10≈ 1,5K

El valor obtenido de Rb es 15K

Ahora trabajamos para obtener el valor de Ic e Ib

CIRCUITO DE ENTRADA

Vth = VRb + VBE + VRE

RB
VCC = IB R B + 0.7 + IE R E
RE
15K
12 ∗ = 10u ∗ 15K + 0.7 + 1.5m ∗ 1.5K
RE
12 ∗ 15K = 3.1R1

58K = R1

APLICANDO THEVENIN HALLAMOS R2

RB
Vth = VCC
RE
58K ∗ R 2
15K =
58K + R 2

870𝐾 + 15𝑅2 = 58𝑅2

CIRCUITO DE ENTRADA

VCC = VRc + VCE + VRE

12 = IC ∗ R C + 7 + IE ∗ R E
5 = 1.5m ∗ R C + 1.5m ∗ 1.5K

R C = 1.8K

Ahora que obtenemos los valores de las resistencias teóricas procedemos a armar el circuito
para verificar su funcionamiento como amplificador.
CIRCUITO INTEGRADO ESQUEMATICO

CIRCUITO INTEGRADO EN EL PROTOBOARD