Parcial - Escenario 4 - Primer Bloque-Teorico - Practico - Arquitectura Del Computador - (Grupo1)
Parcial - Escenario 4 - Primer Bloque-Teorico - Practico - Arquitectura Del Computador - (Grupo1)
Parcial - Escenario 4 - Primer Bloque-Teorico - Practico - Arquitectura Del Computador - (Grupo1)
Instrucciones
Volver a realizar la evaluación
Historial de intentos
¡Correcto!
3 bits para direccionar los registros de uso general y una memoria de
programa con bloques de mínimo 20 bits
t0,
¡Correcto!
inmediato, porque el valor constante (almacenado como parte de la
instrucción) se resta al valor del registro
¡Correcto!
es más importante el tamaño de su memoria RAM que el peso del
computador en kilogramos
su funcionalidad
tiene el mismo variable y el orden de los bits depende de los datos que se
operan en la instrucción.
¡Correcto!
permite ver cómo se encuentran la memoria RAM, de programa y registros
en cada paso de la ejecución
tiene una GUI que permite que el usuario interactúe con el programa
ingresando y recibiendo información a través de los periféricos.
Dentro del diseño de una ISA (Instruction Set Architecture), uno de los
aspectos más importantes para considerar es el conjunto de
instrucciones, que no es más que los comando o acciones que el
procesador podrá ejecutar. En este orden de ideas, surgen dos grandes
enfoques, CISC y RISC que proponen unos lineamientos de diseño que
generan ciertas ventajas y desventajas. Un cliente le solicita el diseño de
un procesador de propósito general, que se utilizará en aplicaciones que
usualmente necesitan comandos simples y sencillos. El rendimiento es
un aspecto importante para su cliente, a tal punto que prioriza una rápida
ejecución de los comandos sin importar que los programas que se
escriban para el procesador resulten largos (gran cantidad de líneas de
código) o complejos de desarrollar. Para atender este requerimiento,
usted diseña para su cliente un procesador con un conjunto de
instrucciones de tipo
CISC, contemplando una pequeña cantidad de instrucciones simples, a
partir de las cuales se genera un procesador más sencillo y eficiente
ejecutando tales instrucciones.
¡Correcto!
RISC, contemplando una pequeña cantidad de instrucciones simples, a
partir de las cuales se genera un procesador más sencillo y eficiente
ejecutando tales instrucciones
¡Correcto!
Ninguna, porque en un procesador MIPS todas las instrucciones tardan lo
mismo
¡Correcto!
definir qué hacer en caso de que haya un desbordamiento en la suma de
dos valores
¡Correcto!
Instrucciones aritméticas como la suma o la resta, lógicas como OR o
AND y de control como saltos condicionales e incondicionales
¡Correcto!
los saltos condicionales pueden no ejecutarse bien en el pipeline, porque
al depender de una condición, no se sabe cuál será la próxima instrucción
que se debe ejecutar, y por lo tanto no podrá iniciarse hasta que se sepa
el resultado de la evaluación de la condición
los saltos incondicionales pueden no ejecutarse bien en el pipeline, porque
al no depender de una condición, no se sabe cuál será la próxima
instrucción que se debe ejecutar, y por lo tanto no podrá iniciarse hasta
que se sepa el resultado de la evaluación de la condición.
¡Correcto!
El contador de programa, indispensable para saber la dirección de
memoria de la línea del programa que se ejecuta en el momento. El
registro de instrucción, pues contiene la última instrucción ejecutada y el
registro de estado, ya que muestra indicadores del estado actual del
procesador
móvil o vestible
de escritorio o servidor
10ms
25ms
¡Correcto! 9ms
5ms
Pregunta 20 3.75 / 3.75 ptos.
Calificación de la evaluación: 75 de 75