RESUMEN TEÓRICO

A continuación listamos los fundamentos teóricos de los dispositivos a utilizarse

para la presente experiencia (las referencias bibliográficas se citan al final del
presente informe)

 Decodificadores binarios

Un decodificador es un circuito lógico cuya función es indicar la presencia de cierto

código en sus líneas de entrada con un nivel predeterminado a la salida. El
procedimiento consiste en interpretar el código de n líneas de entrada con el fin de
activar un máximo de 2n líneas a la salida. Si el código de entrada tiene
combinaciones no usadas o de no importa, la salida tendrá menos de 2n salidas.
La característica predominante en los decodificadores es un mayor número de
salidas con respecto al número de entradas. El diagrama de bloques se muestra
en la figura

Diagrama de bloques de un Decodificador n x 2.

Decodificador de 2 a 4 líneas (2 bits)

El Decodificador de 2 a 4 líneas tiene 2 líneas de entrada y 4 líneas de salida. En

la tabla 3.1.1., las entradas del decodificador son I0 e I1 y representan un entero
de 0 a 3 en código decimal. G es la entrada de habilitación y determina la
activación del circuito de acuerdo a su valor lógico ("1" circuito activo, "0" circuito
no activo). Según el valor binario presente en las 2 entradas se activa una de las 4
salidas al valor lógico 1. Por ejemplo, con el valor 1 en I0 y el valor 0 en I1 se
activará la salida Y1.
 G I1 I0 Y3 Y2 Y1 Y0

0 X X 0 0 0 0

1 0 0 0 0 0 1

1 0 1 0 0 1 0

1 1 0 0 1 0 0

1 1 1 1 0 0 0

Tabla de verdad del Decodificador de 2 bits

Se muestra el circuito lógico del decodificador 2x4.

Diagrama lógico del decodificador 2 x 4 con entrada de habilitación

Decodificador de 3 a 8 líneas (3 bits)

El decodificador de 3 a 8 líneas activa una sola de las 8 líneas de salida de

acuerdo con el código binario presente en las 3 líneas de entrada. Las salidas son
mutuamente exclusivas ya que solamente una de las salidas es igual a 1 en
cualquier momento.
 Diagrama lógico de un Decodificador 3 x 8.

Decodificadores BCD a 7 segmentos

El decodificador de BCD a siete segmentos es un circuito combinacional que

permite un código BCD en sus entradas y en sus salidas activa un display de 7
segmentos para indicar un dígito decimal.

El display de siete segmentos

El display está formado por un conjunto de 7 leds conectados en un punto común

en su salida. Cuando la salida es común en los ánodos, el display es llamado de
ánodo común y por el contrario, sí la salida es común en los cátodos, llamamos
al display de cátodo común. En la siguiente figura, se muestran ambos tipos de
dispositivos. En el display de cátodo común, una señal alta encenderá el
segmento excitado por la señal. La alimentación de cierta combinación de leds,
dará una imagen visual de un dígito de 0 a 9.

Display de ánodo común y cátodo común

Decodificador de BCD a Siete Segmentos

El decodificador requiere de una entrada en código decimal binario BCD y siete

salidas conectadas a cada segmento del display. La figura representa en un
diagrama de bloques el decodificador de BCD a 7 segmentos con un display de
cátodo común.

Diagrama de bloques de un decodificador BCD a siete segmentos

Suponiendo que el visualizador es un display de cátodo común, se obtiene una

tabla cuyas entradas en código BCD corresponden a A, B, C y D y unas salidas
correspondientes a los leds que se encenderían en cada caso para indicar el dígito
decimal. Los valores binarios 1010 a 1111 en BCD nunca se presentan, entonces
las salidas se tratan como condiciones de no importa.

 Registros de 3 estados

El principio básico de un registro de estados es la presencia de tres estados para

la salida del dispositivo (0, 1 y alta impedancia) segùn el valor de una entrada de
control predeterminada. El dispositivo más básico es el registro ("buffer") de tres
estados. Este registro posee una entrada de habilitación ("entrada lateral al
registro") para determinar su comportamiento como amplificador, inversor ordinario
o dispositivo de alta impedancia. La figura muestra el símbolo lógico del registro.
En los casos 1 y 3 se habilita con estado activo alto y en los casos 2 y 4 se habilita
con estado activo bajo. En estado de activación la salida se comporta como
amplificador o inversor. Cuando la entrada de habililtación se niega, la salida va a
un estado de alta impedancia (Z).

Registros de tres estados

Estos dispositivos permiten que varias fuentes puedan compartir una misma línea
de comunicación, siempre y cuando una sola fuente utilice la línea a la vez. Un
circuito de este tipo se muestra en la siguiente figura. El circuito se configura con
un decodificador para seleccionar una de ocho líneas de salida. Por ejemplo, la
selección 001 habilita la salida Y1 en estado bajo, activando el registro 2 y coloca
la información de entrada del registro en la línea de comunicación.

Circuito lógico para una línea de comunicación

Los registros de tres estados pasan más rápidamente al estado Z. Por el contrario,
el tiempo de transición para salir del estado Z es mucho más demorado. El tiempo
muerto en la línea de comunicación debe ser lo bastante largo para tomar en
cuenta las diferencias del peor caso entre los tiempos de activación y
desactivación de los dispositivos al igual que las asimetrías en las señales de
control de los tres estados.

 Codificadores

Un codificador tiene 2n o menos líneas de entrada y n líneas de salida. Por

ejemplo, en una de las entradas se puede ingresar un dígito decimal u octal y
generarse un código de salida en BCD o binario. La función de los codificadores
es inversa a la de los decodificadores. Los codificadores se utilizan también para
codificar símbolos diferentes y caracteres alfabéticos.

Codificador Binario

El codificador binario tiene 2n entradas y n salidas. Sólo, una sola de las entradas
puede estar activada. La salida suministra el valor binario correspondiente a la
entrada activada. Este tipo de decodificador opera en forma contraria a los
decodificadores de 2 a 4, 3 a 8, estudiados antes.
Codificador de 8 a 3.

El codificador 8 a 3 tiene 8 entradas (I0 a I7), una para cada uno de los ocho dígitos
y 3 salidas que conforman el número binario equivalente (A0 a A2). La siguiente
figura muestra el diagrama de bloques del decodificador.

Codificador de 8 a 3

Circuito lógico del decodificador 8 a 3.

Codificador sin prioridad

Los circuitos codificadores pueden ser diseñados con prioridad o sin ella. En los
codificadores sin prioridad con entradas activas altas, la activación de más de una
entrada simultáneamente con valor1, genera un código erróneo en la salida, de
acuerdo al número de entradas excitadas con el respectivo valor. La solución de
este conveniente se logra empleando codificadores de prioridad.

Codificador de prioridad

Los codificadores de prioridad seleccionan la entrada de mayor prioridad cuando

se presentan varias entradas activas simultáneamente.
  Multiplexores y Demultiplexores

Multiplexores (MUX)

Un multiplexor es un circuito combinacional que selecciona una de n líneas de

entrada y transmite su información binaria a la salida. La selección de la entrada
es controlada por un conjunto de líneas de selección. La relación de líneas de
entrada y líneas de selección está dada por la expresión 2n, donde n corresponde
al número de líneas de selección y 2n al número de líneas de entrada.

Multiplexor de 2 entradas

El multiplexor se caracteriza por tener dos líneas de entrada, una línea de

selección y una de salida.

En el multiplexor, las entradas son I0 e I1 y la selección viene dada por el valor de

la entrada S. El valor de la salida Y depende de los valores lógicos ingresados en
los cuadros de texto para las variables I0, I1 y S. Por ejemplo, sí I0=0, I1=1 y S=0,
entonces Y=I0=0. La tabla de verdad se muestra en la tabla

S Y

0 I0

1 I1

Tabla de verdad de un multiplexor de dos entradas

El circuito lógico se muestra en la siguiente figura

Multiplexor 2 a 1
Multiplexor de 4 entradas

El multiplexor de 4 entradas es un multiplexor de 4 líneas a 1. Las entradas

son I0, I1, I2 e I3 y la selección viene dada por las entradas S0 y S1. El valor de la
salida Y depende de los valores lógicos presentes en las entradas de datos y la
selección.

Multiplexor 4 a 1

El problema consiste en definir un conjunto de expresiones para construir el

circuito lógico. La ecuación en cada fila, se obtiene a partir del dato de entrada y la
entrada de selección de datos:

La salida es Y= I0, sí S1=0 y S0=0. Entonces Y = I0·S1’·S0’.

La salida es Y= I1, sí S1=0 y S0=1. Entonces Y = I1·S1’·S0.

La salida es Y= I2, sí S1=1 y S0=0. Entonces Y = I2·S1·S0’.

La salida es Y= I3, sí S1=1 y S0=1. Entonces Y = I3·S1·S0.

Sumando lógicamente las ecuaciones anteriores:

Y = I0·S1’·S0’ + I1·S1’·S0 + I2·S1·S0’ + I3·S1·S0

En consecuencia, el circuito asociado se implementa en la figura

Circuito Lógico de un multiplexor 4 a 1

Demultiplexores (Distribuidores de datos)

Un demultiplexor es un circuito combinacional que recibe información en una sola

línea y la transmite a una de 2n líneas posibles de salida. La selección de una
línea de salida especifica se controla por medio de los valores de los bits
de n líneas de selección. La operación es contraria al multiplexor. La siguiente
figura muestra el diagrama de bloques del demultiplexor.

Diagrama de Bloques del Demultiplexor.

En la siguiente figura se muestra un demultiplexor de 1 a 4 líneas. Las líneas de

selección de datos activan una compuerta cada vez y los datos de la entrada
pueden pasar por la compuerta hasta la salida de datos determinada. La entrada
de datos se encuentra en común a todas las AND.

Circuito Lógico de un Demultiplexor de 1 a 4 líneas.

El decodificador de la siguiente figura funciona como un demultiplexor si la

línea E se toma como línea de entrada de datos y las líneas I0 e I1 como líneas de
selección. Observe que la variable de entrada E tiene un camino a todas las
salidas, pero la información de entrada se dirige solamente a una de las líneas de
salida de acuerdo al valor binario de las dos líneas de selección I 0 e I1. Por ejemplo
si la selección de las líneas I0I1 = 10 la salida Y2 tendrá el mismo valor que la
entrada E, mientras que las otras salidas se mantienen en nivel bajo.
 Circuito Lógico de un Decodificador/Demultiplexor.

En consecuencia, como las operaciones decodificador y demultiplexor se obtienen

del mismo circuito, un decodificador con una entrada de activación se
denomina decodificador/demultiplexor; siendo la entrada de activación la que hace
al circuito un demultiplexor.

PROCEDIMIENTO

1. Identifique los terminales de su display, e indique el tipo de display.

2. Diseñe e implemente un circuito que sume dos números decimales de

un dígito cada uno y permita visualizar en dos display de siete
segmentos el resultado.

Cuando se suman dos dígitos decimales representados en el código la respuesta

que se obtiene puede no estar en el código BCD, por lo que habría que efectuar
una corrección.

La corrección consiste en sumar el número 6 (0110) a los cuatro bits menos

significativos del resultado de la suma si se dan las siguientes condiciones:

• si hubo un acarreo en la suma (ejemplo 2)

 • o si no hubo acarreo y el resultado fue > 9 (1001) (ejemplo 1)

En cualquiera de las situaciones anteriores, el dígito decimal de mayor orden =

0001.

El primer sumador de la izquierda suma los dos dígitos decimales colocados en

los codificadores.

Si la salida de acarreo de este sumador =0 y el resultado de esta suma no es

mayor que 9, no se efectúa ninguna corrección, pues el segundo sumador le suma
0000 al resultado obtenido por el primer sumador. Si se da la condición de que CO
(del primer sumador) = 1 o (P>Q) = 1 , entonces se suma el número 6 (0110) en el
segundo sumador.

2.- Diseñe una unidad aritmética decimal, con dos variables de selección V1
y V2 y dos dígitos BCD, Ay B. La unidad debe tener cuatro operaciones
aritméticas que dependen de los valores de las variables de selección de
manera que verifique la siguiente tabla.
 V1 V2 Función de salida
0 0 A + complemento a 9 de B
0 1 A+B
1 0 A + complemento a 10 de B

1 1 A +1

Tabla de verdad del circuito complementador a 9:

A B C D W X Y Z
0 0 0 0 1 0 0 1
0 0 0 1 1 0 0 0
0 0 1 0 0 1 1 1
0 0 1 1 0 1 1 0
0 1 0 0 0 1 0 1
0 1 0 1 0 1 0 0
0 1 1 0 0 0 1 1
0 1 1 1 0 0 1 0
1 0 0 0 0 0 0 1
1 0 0 1 0 0 0 0
3.- Diseñar e implementar los siguientes conversores de código, empleando
decodificadores y codificadores, visualizando las salidas en led´s

a) Exceso 3 Gray a 84-2-1

N° A3 A2 A1 A0 B3 B2 B1 B0
0 0 0 0 0 X X X X
1 0 0 0 1 X X X X
2 0 0 1 0 0 0 0 0
3 0 0 1 1 X X X X
4 0 1 0 0 0 1 0 0
5 0 1 0 1 0 0 1 1
6 0 1 1 0 0 0 0 1
7 0 1 1 1 0 0 1 0
8 1 0 0 0 X X X X
9 1 0 0 1 X X X X
10 1 0 1 0 1 0 0 1
11 1 0 1 1 X X X X
12 1 1 0 0 0 1 0 1
13 1 1 0 1 0 1 1 0
14 1 1 1 0 1 0 0 0
15 1 1 1 1 0 1 1 1
b) BCD 2421 a BCD natural
N° A3 A2 A1 A0 C3 C2 C1 C0
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 0 0 0 1 0
3 0 0 1 1 0 0 1 1
4 0 1 0 0 0 1 0 0
5 0 1 0 1 X X X X
6 0 1 1 0 X X X X
7 0 1 1 1 X X X X
8 1 0 0 0 X X X X
9 1 0 0 1 X X X X
10 1 0 1 0 X X X X
11 1 0 1 1 0 1 0 1
12 1 1 0 0 0 1 1 0
13 1 1 0 1 0 1 1 1
14 1 1 1 0 1 0 0 0
15 1 1 1 1 1 0 0 1
4.- Diseñe e implemente un circuito conversor de código, que permita
visualizar en un display de siete segmentos el valor de la tecla que se
presiona en un teclado hexadecimal.

DECODER 7447

TABLA DE VALORES DE SALIDA DEL DECODER 7447

A B C D a b c d e f g
0 0 0 0 0 0 0 0 0 0 0 1
1 0 0 0 1 1 0 0 1 1 1 1
2 0 0 1 0 0 0 1 0 0 1 0
3 0 0 1 1 0 0 0 0 1 1 0
4 0 1 0 0 1 0 0 1 1 0 0
5 0 1 0 1 0 1 0 0 1 0 0
6 0 1 1 0 1 1 0 0 0 0 0
7 0 1 1 1 0 0 0 1 1 1 1
8 1 0 0 0 0 0 0 0 0 0 0
9 1 0 0 1 0 0 0 1 1 0 0
10 1 0 1 0 1 1 1 0 0 1 0
11 1 0 1 1 1 1 0 0 1 1 0
12 1 1 0 0 1 0 1 1 1 0 0
13 1 1 0 1 0 1 1 0 1 0 0
14 1 1 1 0 1 1 1 0 0 0 0
15 1 1 1 1 1 1 1 1 1 1 1

A B C D W D
0 0 0 0 E0’ 0
0 0 0 1 E1’ 1
0 0 1 0 E2’ 2
0 0 1 1 E3’ 3
0 1 0 0 E4’ 4
0 1 0 1 E5 5
0 1 1 0 E6’ 6
0 1 1 1 E7’ 7
1 0 0 0 E8’ 8
1 0 0 1 E9’ 9
1 0 1 0 E10’ X
1 0 1 1 E11’ X
1 1 0 0 E12’ X
1 1 0 1 E13’ X
 1 1 1 0 E14’ X
1 1 1 1 E15’ X

A. BIBLIOGRAFÍA

 Sistemas Digitales, Ronald Tocci

 Sistemas Digitales, Luis Romero Goytendía, Editorial Eduni.

 Diseño digital, John Wakerly 3era edición. Caps. 3, 4 y 5

Recursos en la web:

 http://www.uhu.es/raul.jimenez/DIGITAL_I/dig1_vii.pdf

 Curso de Electrónica Digital I, Universidad Nacional de Colombia:

http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/docs_curso/conten
ido.html