Facultad de Ingeniería. Proyecto Curricular de Ingeniería Eléctrica.

MULTIPLICADOR DE 3 BITS Y COMPARADOR DE MAGNITUD

Daniel Gonzales (cód. 20151007XXX), Oscar Hernández (cód.20151007122).
Universidad Distrital Francisco José de Caldas - Bogotá, Colombia.
[email protected], [email protected].
Electrónica Digital I - Grupo 741.

1. OBJETIVO GERNERAL desplazan una posición a la izquierda. El producto final se

obtiene sumando los productos parciales. [1]

• Hacer uso de la teoría vista en clase para SUMADOR BINARIO:

comprender el funcionamiento de un multiplicador de
tres bits. En electrónica un sumador es un circuito lógico que
• Aplicar el concepto de sistema combinacional
calcula la operación suma. En los computadores
implementando un multiplicador de tres bits.
• Comprobar la veracidad del diseño provisto modernos se encuentra en lo que se denomina Unidad
haciendo distintas pruebas en el circuito. aritmético lógica (ALU). Generalmente realizan las
• Analizar y comprender el algoritmo que emplea operaciones aritméticas en código binario decimal o BCD
el comparador de magnitud de cuatro bits para su exceso 3, por regla general los sumadores emplean el
funcionamiento. sistema binario. En los casos en los que se esté
• Aplicar de forma práctica el concepto de sistema
empleando un complemento a dos para representar
combinacional implementando un comparador de
magnitud de cuatro bits. números negativos el sumador se convertirá en un
sumador-restador (Adder-subtracter).

2. MATERIALES Las entradas son A, B, Cin que son las entradas de bits A
y B, y Cin es la entrada de acarreo. Por otra parte, la
 Protoboard salida es S y Cout es la salida de acarreo. En la siguiente
 Conectores tabla muestra los resultados de este circuito:
 Led
 Dip Switch
 Computador
 Psoc

3. MARCO TEORICO
MULTIPLICADOR BINARIO:

Los circuitos multiplicadores son ampliamente usados en

sistemas digitales, estos sistemas pueden ser
implementados en diversas formas, ya sea en forma
combinacional, en forma secuencial mediante el uso de
registros y contadores o mediante el uso de un arreglo
lógico programable (PLA), esto de acuerdo a recursos y
posibilidades.

La multiplicación de números binarios se efectúa igual

que la de números decimales. En realidad el proceso es
más simple, ya que las cifras multiplicadoras son 0 o 1, Tabla 1. Entradas y salidas de un sumador binario.
de modo que siempre se multiplica por cero o por uno y [2]
no por otras cifras El multiplicando se multiplica por cada
- COMPARADOR DE MAGNITUD:
bit del multiplicador, comenzando por el bit menos
significativo. Cada una de estas multiplicaciones forma un Un comparador de magnitud es un circuito combinacional
producto parcial. Los productos parciales sucesivos se que compara dos números, A y B y determina sus
magnitudes relativas. La salida de la comparación se

Informe de Laboratorio 6. Amplificador Operacional Inversor, no inversor y seguidor. 1

Facultad de Ingeniería. Proyecto Curricular de Ingeniería Eléctrica.

especifica por tres variables binarias que indican si A>B,

A=B o A<B.

Dentro de la familia de circuitos TTL se les denomina a

estos circuitos con el número 7485 y manejan entradas
de 4 bits, además de que también se les puede conectar
en cascada para manejar entradas más grandes. [3]
Esquema bloque sumador .

4. DESCRIPCIÓN FUNCIONAL

Multiplicado de 3 bits

El principio de funcionamiento del multiplicador binario se

basa en la suma de productos parciales que se
realizan con compuertas And que posteriormente van
interconectadas a un arreglo de sumadores donde se
generan casi todas las salidas del resultado de la
operación, ya que el primer producto del bit menos
significativo del multiplicador con el primer bit menos
significativo del multiplicando sale directo a la primera
salida sin pasar por ningún sumador. Las puertas And se
encargan de la multiplicación de los bits del multiplicando
y el multiplicador que producen 1 si ambos bits son 1; de
lo contrario, produce 0, por eso esta compuerta es ideal
para realizar la operación.

Esquema multiplicador 3 bits.

5. DESCRIPCIÓN ESTRUTURAL Una vez realizados los esquemas en el software

asignamos pines de salida y entrada al psoc.
Mediante el uso de psoc creator realizamos nuestros
montajes según las compuertas que se requieran para el
laboratorio XOR y el componente de sumador de 4 bits.

Esquema sumador completo.

Asignacion de salidas y entradas

Informe de Laboratorio 6. Amplificador Operacional Inversor, no inversor y seguidor. 2

Facultad de Ingeniería. Proyecto Curricular de Ingeniería Eléctrica.

Luego de esto conectamos el psoc al

computador y lo compilamos en este. Una vez
termine la compilación del programa validamos CARRI
su funcionamiento.
DECIMAL ENTRADA BINARIO
0
4 100
2 + 10
8 1000

PSOC Ejemplo 1

DIAGRAMAS

10*100 = 1000

Ejemplo 2
Diagrama unifilar multiplicador 3 bits.
CARRI
DECIMAL ENTRADA BINARIO
0
6 SIMULACIONES 3 11
6 + 110
Para la simulación usamos multisim, en este
simulador hacemos uso una serie de combinación 18 10010
de compuertas lógicas para realizar el montaje
respectivo del sumador de 6 bits, en este caso
usaremos tres ejemplos de sumas de números
binarios.

Informe de Laboratorio 6. Amplificador Operacional Inversor, no inversor y seguidor. 3

Facultad de Ingeniería. Proyecto Curricular de Ingeniería Eléctrica.

(A=B)=X3X2X1X0. Además la comparación sucesiva de

bits se expresa lógicamente con las dos funciones
booleanas presentadas a continuación:

110 * 11 = 10010

7. DESCRIPCIÓN FUNCIONAL

Comparador de magnitud

El procedimiento a seguir fue implementar con ayuda del

programador PSoC, conectando adecuadamente sus
entradas y salidas, donde las primeras corresponden a
los dos números de 4 bits a comparar y las segundas las
tres únicas posibilidades de comparación, estas últimas
estaban indicadas en 3 leds finales. El circuito se
presenta a continuación El principio de funcionamiento
del comparador de magnitud de 4 bits se puede Fig . Diagrama de flujo comparador de magnitud
comprender con el siguiente algoritmo hecho por medio
de en un diagrama de flujo.

Del anterior diagrama se puede inferir que a partir de las

8. DESCRIPCIÓN ESTRUCTURAL
condiciones hechas para inspeccionar las magnitudes
relativas de los pares de bits, partiendo de la posición más El siguiente esquema muestra la interconexión de todas
significativa, se consideran absolutamente todas las las compuertas que componen el comparador de
posibilidades para los dos números a comparar, magnitud de 4 bits:
finalmente encerradas en tres variables de salida
A>B,A<B y A=B.
La relación de igualdad de cada par de bits se expresa
lógicamente con una función XOR de la siguiente manera:
Xi=AiBi+A^’ iB^’ i para i=0,1,2,3. Para que exista la
condición de igualdad, las Xi variables deberán ser todas
1. Esto implica una operación AND de todas las variables:

Informe de Laboratorio 6. Amplificador Operacional Inversor, no inversor y seguidor. 4

Facultad de Ingeniería. Proyecto Curricular de Ingeniería Eléctrica.

PSOC

DIAGRAMAS

Fig. Diagrama Comparador

Una vez realizados los esquemas en el software

asignamos pines de salida y entrada al psoc.

Fig. Esquema comparador de magnitud.

Ejemplo 3

100 -1001 = 10101

Asignacion de salidas y entradas

Figura 10. A=1010=10 Y B=1000=8 (A>B)

Luego de esto conectamos el psoc al
computador y lo compilamos en este. Una vez
termine la compilación del programa validamos
su funcionamiento.

Informe de Laboratorio 6. Amplificador Operacional Inversor, no inversor y seguidor. 5

Facultad de Ingeniería. Proyecto Curricular de Ingeniería Eléctrica.

Ejemplo 4

CONCLUSIONES

 Al finalizar la práctica de laboratorio

logramos comprender que un comparador
de magnitudes es un circuito combinacional
que compara dos números en este caso
binarios, A y B, y determina sus magnitudes
relativas. También se pudo concluir que un
algoritmo es un procedimiento lógico que da
solución a un problema en una serie de
pasos, útil para el diseño de sistemas de
lógica combinacional como el del
comparador analizado en esta práctica,
además de manera exitosa se implementó
el integrado 74ls85 que ahorra el tal vez
tedioso trabajo de implementar el
comparador de magnitudes en la
protoboard a partir de solo compuertas
lógicas.
 Al finalizar la práctica de laboratorio se logró
comprender como opera un multiplicador de
Figura 11. A=1001=9 Y B=1011=11 (A<B)
tres bits y se aprendió a realizar el diseño de
un multiplicador binario para cualquier
Ejemplo 5 cantidad de bits, siguiendo el mismo análisis
lógico que se hizo para el de la práctica. Se
pudo ver la aplicabilidad de sistemas
combinacionales para realizar operaciones
aritméticas entre muchas otras que existen.

REFERENCIAS
[1] “Compuertas lógicas » Electrónica completa.” [Online].
Available:
http://electronicacompleta.com/lecciones/compuertas-
logicas/. [Accessed: 28-Feb-2018].
[2] “Electricidad y Electrónica: LA TABLA DE VERDAD.”
[Online]. Available:
http://mrelberni.blogspot.com.co/2012/12/la-tabla-de-
verdad.html. [Accessed: 28-Feb-2018].
[3] “CIRCUITO 7408 TTL – Electrónica: teoría y práctica.”
Figura 12. A=1111=15 Y B=1111=15 (A=B)
[Online]. Available: http://electronica-
teoriaypractica.com/circuito-7408-ttl/. [Accessed: 28-
Feb-2018].
[4] “74LS32 - C. L. 7432 Compuerta OR.” [Online].
Available: http://teslabem.com/74ls32-c-l-or-7432.html.
[Accessed: 28-Feb-2018].
[5] “CIRCUITO 7402 TTL – Electrónica: teoría y práctica.”
[Online]. Available: http://electronica-
teoriaypractica.com/circuito-7402-ttl/. [Accessed: 28-
Feb-2018].

Informe de Laboratorio 6. Amplificador Operacional Inversor, no inversor y seguidor. 6