CONTROL DE FRECUENCIA CON PLL

Alumno: Villanueva Oropeza Giancarlo

Lazos de Seguimiento de Fase o PLL
Los PLL son una clase de circuitos monolíticos, basados en la tecnología de feedback
(realimentación) de frecuencia. Un PLL es un "lazo" de servo electrónico que consiste,
básicamente, en un detector de fase, un filtro pasa bajas y un oscilador controlado por
tensión. El hecho de poseer un oscilador controlado lo hace capaz de engancharse o
sincronizarse con una señal entrante. Si la fase cambia, indicando que la frecuencia
entrante está cambiando, la tensión de salida del detector de fase aumenta o disminuye
justo lo suficiente para mantener a la frecuencia del oscilador igual a la frecuencia
entrante, manteniendo la condición de enganchado. Así, la tensión promedio aplicada al
oscilador controlado es una función de la frecuencia de la señal entrante. De hecho, la
tensión del filtro pasa bajas es la salida demodulada cuando la señal entrante es
modulada, en frecuencia (siempre que el oscilador controlado tenga una característica de
transferencia lineal tensión-frecuencia).

Funcionamiento Básico del PLL CD4046

El diagrama de bloques de un PLL se muestra en la figura:

Consta fundamentalmente de tres bloques:

- Comparador de fase
- Filtro paso bajo
- Oscilador controlado por voltaje (VCO)

Tanto la salida del comparador de fase como la del VCO, son digitales, o sea, sólo pueden
tomar los valores "0" (0 voltios) ó "1" (tensión de alimentación).

El comparador de fase examina la frecuencia de la señal de entrada ( fi ) y la compara con

la frecuencia de la señal de salida del VCO ( fo ). Si fi > fo, en su salida aparece un "1". Si fi
< fo, aparece un "0". Si no hay señal en la entrada, la salida está también a "0". El filtro
paso bajos es del tipo RC:
El VCO (Oscilador Controlado por Voltaje) es un dispositivo que entrega una señal
cuadrada cuya frecuencia depende de la tensión que tiene en su entrada según una
función.

Función de transferencia del VCO

Funcionamiento del CD4046

Supongamos que inicialmente la señal de entrada es "0". En la salida del comparador
habrá un "0" y en la salida del filtro tendremos 0 voltios, por lo que el VCO oscilará a una f
mínima y el sistema estará en el punto A.

Si ahora introducimos una señal de frecuencia fi mayor que la fo mínima, la salida del
comparador pasará a "1", y el condensador del filtro se irá cargando y la frecuencia del
VCO (fo) irá aumentando, evolucionando el sistema hacia el punto B.
Este proceso seguirá hasta que fo>f1. En este momento la salida del comparador pasa a
"0", con lo que el condensador empieza a descargarse a través de R. Pero en cuanto baja
la tensión Vd que se aplica al VCO, fo también baja, pasando de nuevo a que fo sea menor
que f1 y por tanto a que la salida del comparador pase de nuevo a sacar un “1”
aumentando de nuevo la frecuencia del VCO. Desde este momento, si no se cambia la
frecuencia de entrada, el sistema permanecerá oscilando alrededor del punto B.
Debido a la rapidez con que se repite este ciclo, la salida del comparador no tiene nivel
definido y la salida del filtro permanece alrededor de la tensión V1, necesaria para que el
VCO oscile a la misma frecuencia que la señal de entrada.

Cuando el PLL ha llegado a este estado se dice que está en "lock" (enganchado). A partir
de este punto la frecuencia de salida del VCO seguirá a la de entrada, siempre que ésta no
salga del margen (fmín - fmáx).

"Rango de captura" (fc) es el rango de frecuencia de la señal de entrada sobre las que el
PLL engancha, si inicialmente estaba fuera de los márgenes.

"Rango de enganche" (fe) es el conjunto de frecuencias de la señal de entrada, en las

cuales el PLL permanecerá en "locked", estando inicialmente enganchado. Para todo PLL
en general, el rango de captura es < que el rango de enganche. En nuestro PLL, debido a
las características internas del comparador de fase, la frecuencia de captura y de
enganche son las mismas.

Hay que notar que siempre que el PLL esté enganchado, en la salida del filtro habrá la
tensión correspondiente a la frecuencia de entrada, según la función inversa de la figura
anterior.

Función de transferencia inversa del VCO

Por lo tanto el PLL puede utilizarse como convertidor frecuencia a tensión.

Estados de funcionamiento

Estado de Corrida Libre

Esta condición ocurre cuando no hay señal de entrada o hay una señal de entrada a la
cual el lazo no tiene posibilidades de enganchar. En esta condición, generalmente Vd = 0 o
Vd ≈ VDD /2, cuando el chip es alimentado con una fuente de tensión VDD no partida.

Estado Fijo

Es el que corresponde cuando el lazo está enganchado en fase. fo = fs salvo una diferencia
finita de fase θd. Cuando un lazo está enganchado por cada ciclo de la señal de entrada,
hay uno y solo un ciclo de la señal de salida. Si el comparador de fase no excede su rango
lineal se asegura el cumplimiento de esta condición.

Estado de Captura

Es el estado previo al fijo, es cuando el VCO está cambiando de frecuencia, intentando

enganchar la frecuencia de la señal de referencia.

Descripción Técnica Del PLL

La siguiente figura muestra el diagrama de bloques del CD4046 el cual ha sido realizado en
un solo CI monolítico.

La estructura de bloques del PLL consta de:

- Un oscilador lineal de bajo consumo controlado por voltaje (VCO).
- Dos comparadores de fase diferentes y teniendo un amplificador de entrada
común.

El VCO se puede conectar, bien directamente o bien a través de unos divisores, a la

entrada de los comparadores de fase.

El “filtro paso bajo”, teniendo en cuenta que ciertos componentes no son integrables y
que la configuración cambia de una aplicación a otra, hay que realizarlo mediante
componentes externos.
 Diagrama de bloques del PLL

Importancia de su Uso
Los circuitos de fase son de gran uso en los sistemas de comunicaciones, cumpliendo
distintas funciones como: Generación de frecuencias, Modulación, demodulación, etc. Se
utilizan en etapas receptoras y transmisoras, ya sea para modulación analógica o digital.
Con el avance de la tecnología en la actualidad se dispone de gran número de circuitos
integrados y módulos que permiten realizar circuitos de fase fija de pequeño tamaño, gran
confiabilidad y bajo costo.
En los últimos años los PLL adquirieron gran desarrollo, los que por su simplicidad y costo
han tenido un uso generalizado, en la actualidad es el método más popular en la
generación sintetizada de frecuencias. Este circuito nos permite, mediante una señal
generada internamente (referencia), controlar un lazo o bucle (PLL) y obtener en la salida
una señal cuya estabilidad en frecuencia depende de la estabilidad de la señal de control o
referencia. También nos permite obtener una variación discreta de la frecuencia de salida,
donde el rango y la resolución dependen de la red divisora y del valor de la frecuencia de
referencia que ingrese al comparador de fase.
Aplicaciones de los PLL
Los circuitos de “fase cerrada” ó “lazo de seguimiento de fase”, abreviadamente PLL
(Phase-Locked Loops), son utilizados ampliamente en los sistemas de comunicaciones
electrónicas para realizar una amplia variedad de operaciones como la modulación,
demodulación, síntesis de frecuencias, detección de tonos, decodificación estéreo, etc.

Por ejemplo, se utilizan PLL como sintetizadores de frecuencia portadora, para suministrar
múltiplos de frecuencia (tomando como referencia un oscilador a cristal) para los canales
de una unidad de comunicaciones de banda civil o de una unidad de radio marina.

Además, se pueden usar como redes de demodulación de FM con excelente linealidad

entre la frecuencia de la señal de entrada y el voltaje de salida del PLL. Así como también,
para demodular y también generar las dos frecuencias de transmisión de datos digitales
empleada en la operación de codificación por desplazamiento de frecuencias FSK
(Frecuency-Shift Keying).

También se los aplica para el control de velocidad de motores como por ejemplo los
controles de velocidad de los motores de un DVD Player, o el motor porta cabezas de la
video cacasetera VHS. En resumen las diversas aplicaciones de los PLL son las siguientes:

- Como modulador de FM. En la característica V-f del PLL. Si le aplicamos una

tensión V1, nos dará una frecuencia f1. Pero si ahora le añadimos una moduladora,
las distintas amplitudes de ésta nos darán unas variaciones de la frecuencia de la
portadora.
- Como sintonizador de receptores para no perder la frecuencia sintonizada.
- En la modulación FSK a un nivel lógico cero nos dará una frecuencia. Ejemplo.
Introduce en la pata 9, mediante un generador, un nivel de continua (offset) y
superpuesta una señal cuadrada.
- Decodificadores de tonos. A cada tono tendremos un nivel de tensión en el filtro.
Utilizando un comparador podremos activar distintos números de un teléfono.
- Demodulación de señales en FM y FSK, también se aplican en demodulaciones
QPSK (una de las configuraciones es el bucle de costas).
- Filtros de seguimiento.
- Osciladores muy estables.
- Sintetizadores de frecuencia.
- Generadores de portadoras para emisión con modulación de ángulo o no.
- Generación de osciladores locales en recepción.
- Circuitos de sincronismo para barrido horizontal y vertical en receptores de
televisión.
- Recepción de señales satelitales de satélites no geoestacionarios.
Descripción del Circuito Implementado
Esquema simplificado:

Para a siguiente experiencia se presenta el comportamiento de un PLL comercial. El PLL

bajo estudio es el CD4046 funcionando como un demodulador de señal FM o FSK. En dicha
señal, su frecuencia oscila alrededor de la portadora de fo = 10 kHz en una cantidad ±fL =
2,5 kHz.

Modos De Configuración

Existen dos formas distintas para la configuración del VCO. Este puede utilizarse con o sin
offset de frecuencia, dependiendo del rango de enganche necesario. Si se desea que el PLL
sea más sensible ante cambios en la frecuencia de la señal de entrada, conviene diseñar
una frecuencia mínima de oscilación foff o frecuencia de offset no nula. En cambio, si se
desea ampliar el rango de enganche, conviene no definir una frecuencia mínima para la
salida del VCO. En la siguiente figura se ilustra la diferencia entre ambos modos.
 Modos de configuración del VCO en el HTC4046

El diseño del circuito se realizó siguiendo la secuencia de pasos detallada en la hoja de

datos del CD4046. En primer lugar se diseñaron los componentes R1, R2 y C1 que se
conectan al VCO. Como la señal a modular es de banda angosta, planteamos configurar el
VCO con offset de frecuencia.
- Siendo 2fL = 5kHz y la tensión de alimentación del PLL adoptada de Vcc = 5V,
mediante la Fig. 31 de la hoja de datos se obtiene que τ1 = R1C1 = 1,5ms.
- Por otra parte, la frecuencia de offset se calcula desde la hoja de datos como foff =
f0 − 1,6fL = 6kHz.
- Los componentes R2 y C1 se determinan a través de la Fig. 30 de la hoja de datos
resultando R2 = 150 kΩ y C1 = 100 nF. Finalmente, el otro resistor es de R1 = τ1/C1
= 15 kΩ.
- Con lo que se consigue la siguiente configuración y el circuito presentado a
continuación.

Configuración con offset de frecuencia obtenido

 Circuito simulado

Al aplicar una señal a la entrada (patilla 14) del comparador y al hacer los ajustes
necesarios para que el PLL enganche. Hay una tensión continua de salida en el filtro
(patilla 9) y varía con la frecuencia. Se puede ver también la forma de la tensión en la
patilla 13.
El nivel de continua lo podemos regular, dentro de ciertos límites, mediante R1; y el nivel
de los pulsos mediante R4, pues ésta afecta al filtro.
Se observa que las dos entradas del comparador, la procedente del generador y la
procedente del VCO, son de la misma frecuencia y están en fase. De lo contrario habría
que ajustar R1 y R4.
Teóricamente se deben mostrar unas formas de señales como se presenta a continuación:

Formas de onda en condición de enganche

Nota:
- PCAin Entrada al comparador de la frecuencia que aplicamos (pata 14)
- PCBin Entrada al comparador de la frecuencia proveniente del VCO (pata 3)
- PC1out Salida de pulsos del comparador (pata 2)
- PC2out Salida de pulsos del comparador (pata 13)
- VCOin Entrada al VCO proveniente del filtro (pata 9)
- PCPout Salida en la pata 1 = diferencia de fase (pata 14)

Simulación del Circuito

La simulación del circuito del PLL se realizó en el software Proteus, usamos el PLL 4046,
con sus componentes externos cuyos valores fueron calculados previamente, un
generador de señales y un osciloscopio.

Las señales obtenidas son

- Amarillo: Entrada al comparador de la frecuencia que aplicamos (pata 14)

- Azul: Entrada al comparador de la frecuencia proveniente del VCO (pata 3)
- Rojo: Salida de pulsos del comparador (pata 13)
- Verde: Salida de pulsos del comparador (pata 2)

Las señales simuladas son a diferentes frecuencias usando la configuración con offset de
foff = 6KHz, fo = 10KHz, fL = 2.5KHz y Vcc = 5V.
Se puede ver que el PLL realiza el enganche y logra que fi sea muy aproximado a fvco,
mientras que la salida de la pata 13 son señales que varían de 2.5V, si fi < fo la tensión
será entre 0 y 2.5V, y de lo contrario si fi > fo la tensión estará entre 2.5 y 5V, esto para
que fvco pueda engancharse a fi.
Generando una señal cuya fi = 6KHz, se puede apreciar que la salida del comparador
(señal roja) varia entre 0 y 2.5V, esto para que fvco disminuya su frecuencia ya que la fo es
de 10KHz, y con una tensión menor a 2.5V puede llegar a igualar a 6KHz. Además se
aprecia la salida del comparador XOR (señal verde) de la pata 2 del PLL, este efecto del
XOR se realiza para identificar los desfases en todos los casos.

Generando una señal cuya fi = 7.5KHz, sucede casi lo mismo que en el caso anterior, la
diferencia es que la salida del comparador (señal roja) no llega mucho hasta 0V, en cambio
solo hasta una tensión suficiente para que fo decaiga hasta 7.5KHz.
Generando una señal cuya fi = 10KHz, sabiendo que el fo = 10KHz, y es por esta razón que
la salida del comparador (señal roja) varia simétricamente alrededor de 2.5V, esto para
mantener su frecuencia aproximada de fvco = 10KHz.

Generando una señal cuya fi = 12KHz, que es la frecuencia aproximadamente máxima de

la configuración, se aprecia que la salida del comparador (señal roja) de la pata 13 del
4046, mantiene un valor superior a 2.5V, esto hara que el VCO suba su frecuencia mayor a
10KHz y llegar hasta los 12KHz, es decir que fvco = 12KHz.
Conclusiones
- Se ha propuesto un sistema decodificador de señales FM de banda angosta basado
en el PLL CD4046, habiéndose logrado un diseño simple, eficiente y con pocos
componentes.
- Los resultados teóricos y circuitales son mutuamente consistentes, lo que
corrobora que el PLL analizado se puede aproximar por un modelo matemático de
baja complejidad con bastante aproximación.
- La eficiencia del demodulador propuesto se corroboro mediante estímulos con
señales de banda angosta en el software de simulación de circuitos.
- Podemos configurar al PLL de dos maneras, con un offset de frecuencia o sin él,
esto es para aplicar una mayor sensibilidad al cambio de frecuencia si es que se
requiere.
- La experiencia en este trabajo nos muestra un mejor entendimiento sobre la
modulación y demodulación FSK.
- La transmisión de señales digitales nos dan una mayor precisión y mayor velocidad
en el envío de datos.