ESCUELA POLITCNICA NACIONAL

FACULTAD DE INGENIERA ELCTRICA Y

ELECTRNICA
LABORATORIO DE
CIRCUITOS ELECTRNICOS
INFORME x TRABAJO PREPARATORIO

Prctica No.09 Tema: Realimentacin Negativa

Realizado por:

Alumno (s): Mauricio Yuquilema Grupo: GR1

Andrs Naranjo

(Espacio Reservado)
Fecha de entrega: ____ / ____ / ____ f.
______________________
ao mes da Recibido por:

Sancin:
________________________________________________

Semestre: Sep - Feb ____

Abr - Ago __X_ 2017
Tema: Realimentacin Negativa
Objetivo: Revisar los criterios fundamentales de realimentacin negativa, analizar la
respuesta de circuitos en lazo abierto y lazo cerrado.

1. Consultar.
Qu es realimentacin negativa?
La realimentacin negativa es tomar una parte (una muestra) de la seal de
salida y realimentarla (sumarla) con la seal de entrada.

.
Consulte sobre cmo identificar y obtener las ganancias de lazo abierto y
lazo cerrado de un circuito que cuente con Realimentacin Negativa de
Voltaje en Serie.
 Consulte sobre las ventajas y desventajas de la Realimentacin Negativa.
Ventajas
estabilizacin de la ganancia del amplificador frente a variaciones de los
dispositivos, temperatura, variaciones de la fuente de alimentacin y
envejecimiento de los componentes. Otro beneficio es el de permitir al diseador
ajustar la impedancia de entrada y salida del circuito sin tener que realizar apenas
modificaciones. La disminucin de la distorsin y el aumento del ancho de banda
hacen que la realimentacin negativa sea imprescindible en amplificadores de
audio y etapas de potencia.
Desventajas
presenta dos inconvenientes bsicos. En primer lugar, la ganancia del
amplificador disminuye en la misma proporcin con el aumento de los anteriores
beneficios. Este problema se resuelve incrementando el nmero de etapas
amplificadoras para compensar esa prdida de ganancia con el consiguiente
aumento de coste. El segundo problema est asociado con la realimentacin al
tener tendencia a la oscilacin lo que exige cuidadosos diseos de estos circuitos.
- Estabilizacin de la ganancia

- Cambio en las impedancias de entrada y salida

- Extensin de la respuesta de frecuencia (ampliacin del Ancho de Banda)

- Disminucin de la distorsin no lineal o de amplitud, y en algunos casos del

ruido.

2. Para los circuitos de las Figuras 1, 2 y 3, expresar mediante diagrama de

bloques el circuito realimentado con sus respectivas expresiones (G,H,Gc).
 1
=
1 + 2
0

=
1+
=
1
=
1 + 2
 4
=
3
0

=
1+
=
3
=
4

= ( + + )

= = =

1 1 1
= 3 ( + + )

1 1 1
= = 3 ( + + )

0

=
1+
 =
1 1 1
= = 3 ( + + )

3. Analizar el circuito de la Figura 4 (en lazo abierto y lazo cerrado).

Determinar analticamente G, Gc y H. Presentar el diagrama de bloques del
circuito realimentado. G = Ganancia de lazo abierto, Gc = Ganancia de lazo
cerrado, H= Realimentacin.

5
=
+ ( + 1) + ( 5)

4. Disear un amplificador multietapa EC-EC con acoplamiento capacitivo, y

con realimentacin Negativa de Voltaje en Serie, que cumpla con las
siguientes condiciones:

Vin = 150 mV (Voltaje pico para todos los das). Frecuencia de trabajo para todos
los das = 1 KHz.

1
=
1 +
1
1= (20)
1 +
1 + = 20
 = 19
1
=
1 +
54
=
20
= 2,7
19 19
= =
54
= 0,35

Diseo segunda etapa

2 =
2 560
2 (8.1)(1,2)
2 381.82
2 = 14.5
2 14.5
2 = = = 0.026
2 560
26
2 = = 1
0.026
2 381.82
3 = 2 = 1 = 62
2 6
2 + + = 11.5
2 = 1 + =
2 = 2.5
= 2 + 2 + 2
= 28.5

4 = 3 = 33
2 = 0.00026
4 = 10 = 0.0026
3 = 11 = 0.00286
 4 = 1.2
3 = 9.1
2 = ( + 1)(2 + 3 )||3 ||4
2 = 908.8

Diseo Primera Etapa

1 > 2
1 = 9100
1
1 1
1 ||2
1 = 23.4
1
1 = = 0.0026
1
26
1 = = 10
0.0026
1
1 = 1 = 82
1
1 1 + 1 +
1 = 3.6

1 = 1.5

= 1 + 1 + 1 = 28.5

2 = 510
1 = 0.000026
1 = 111 = 0.000286
2 = 10 1 = 0.00026
2 = 8.2
1 = 91
Para la realimentacin

=
+
= 1
1
=
+ 1
82
0,35 = = 150
+ 82

Capacitores

+ 1
10 10
= = 10
2( ) 2 1000 (150)
1

10 10
1 =
2 (( + 1)( + 1 )||1 ||2 ) 2 1000 ((51)(14 + 150)||27||6,8)

= 0,48 1 = 1
1 1 + 1

10 10
1 = = 9,7 1 = 10
2 ((1 + 1 )) 2 1000 (14 + 150)

2 2
 10 10
2 = = 0,61 1 = 1
2(2 ) 2 1000 (2,57)
2 <
10 10
2 = = 1,33 uF CC2 = 3,33 uF
2( ) 2 1000 (1,2)
XE2 re2 + R E3
10 10
2 = = 14,97 1 = 47
2((2 + 3 )) 2 1000 (91 + 15,3)

5. Realizar la simulacin del circuito diseado en un software computacional y

presentar las formas de onda de los terminales de todos las TBJs. Presentar
en una tabla los voltajes y corrientes de polarizacin obtenidos para cada
etapa.

Figura 10. Formas de Onda, entrada-salidas sin realimentacin.

 Figura 11. Formas de Onda, entrada-salidas con realimentacin.

R8(2)

R1
R10 9.1k R4
91k R8 560
9.1k
C5 C2

2.2uF 2.2uF

C1 Q1 Q2
2N3904 2N3904 R7
1.2k
1uF

R5
R11 R2 62
8.2k 82
C4 R9
+88.8 V1 1.2k
C3
AC Volts VSINE
3.3uF
R3 47uF
510 R6
33

C6 R12
150
10uF

Figura 9. Simulacin del circuito diseado.

 Primera Etapa Segunda Etapa
I. emisor [A] 0.0026A I. emisor [A] 0.026 A
I. colector [A] 0.0026A I. colector [A] 0.026 A
I. base [uA] 0.000026A I. base [uA] 0.00026 A
V. emisor [v] 1.5V V. emisor [v] 2.5 V
V. base [v] 2.2V V. base [v] 3.2 V
V. C-E [v] V. C-E [v] 8.4
V. RC [v] 6.63 V. RC [v] 2,05
V. R1 [v] 9.18 V. R1 [v] 9.52
V. B-E [v] 0,65 V. B-E [v] 0,7