Anlisis y Diseo de un Convertidor Electrnico de Potencia

para su Uso en Generadores Elicos y Drives -Edicin nica

Title Anlisis y Diseo de un Convertidor Electrnico de

Potencia para su Uso en Generadores Elicos y Drives -
Edicin nica

Authors Alfonso Julin Hernndez Salazar

Afiliacin Tecnolgico de Monterrey, Campus Monterrey

Fecha de 2011-05-01
publicacin

Item type Tesis de Maestra

Rights Open Access

Downloaded 10-ago-2017 17:38:28

Link to item http://hdl.handle.net/11285/570290

 INSTITUTO TECNOLGICO Y DE ESTUDIOS SUPERIORES DE
MONTERREY CAMPUS MONTERREY

PROGRAMA DE GRADUADOS EN MECATRNICA Y

TECNOLOGAS DE INFORMACIN

ANLISIS Y DISEO DE UN CONVERTIDOR

ELECTRNICO DE POTENCIA
PARA SU USO EN GENERADORES ELICOS Y DRIVES
TESIS

PRESENTADA COMO REQUISITO PARCIAL PARA OBTENER EL GRADO

ACADMICO DE:

MAESTRO EN CIENCIAS CON ESPECIALIDAD EN INGENIERA

ELECTRNICA (SISTEMAS ELECTRNICOS)

POR:

IEC ALFONSO JULIN HERNNDEZ SALAZAR

MONTERREY, NL. 17 DE MAYO DE 2011

 INSTITUTO TECNOLGICO Y DE ESTUDIOS SUPERIORES DE MONTERREY

DIVISIN DE TECNOLOGAS DE INFORMACIN Y ELECTRNICA

PROGRAMA DE GRADUADOS EN TECNOLOGAS DE INFORMACIN Y

ELECTRNICA

LOS MIEMBROS DEL COMIT DE TESIS RECOMENDAMOS QUE LA PRESENTE TESIS DE ALFONSO JULIN HERNNDEZ
SALAZAR SEA ACEPTADA COMO REQUISITO PARCIAL PARA OBTENER EL GRADO ACADMICO DE MAESTRO EN CIENCIAS CON
ESPECIALIDAD EN INGENIERA ELECTRNICA (SISTEMAS ELECTRNICOS).

Comit de tesis:

DR. OSVALDO MIGUEL MICHELOUD VEMACKT

ASESOR

DR. MANUEL EDUARDO MACAS GARCA

SINODAL

SINODAL

DR. GERARDO A. CASTAON A.

DIRECTOR DEL PROGRAMA DE GRADUADOS EN TECNOLOGAS DE INFORMACIN Y ELECTRNICA.

M A Y O DE 2011
DEDICATORIA.

Dedico este trabajo de Tesis de Posgrado a mis padres Sonia Salazar y Faustino Hernndez por su
apoyo incondicional, agradezco cada una de sus palabras y el buen ejemplo que siempre han sido
para m.

Mayo del 2011

AGRADECIMIENTOS

- Al Dr. Osvaldo Micheloud Vernackt por asesorar y dirigir el presente trabajo de tesis.
- Al Dr. Manuel Macas Garca por creer y apoyar en todo momento la construccin del Back
to Back Converter.
- Al MSc. Rodolfo Anaya por brindarme la oportunidad de formar parte del equipo de
Becarios de Docencia del Departamento de Ingeniera Elctrica del ITESM, en Enero de
2009.
- A los estudiantes de Doctorado, MSEE Jos Luis Elizondo y MIE Fernando Martell por su
orientacin tcnica, terica y cientfica hacia este trabajo de tesis.
- Tambin agradezco mis compaeros y amigos de MSEE Alejandro Olloqui, Christian
Calvillo, Eduardo Armada y Marco Parra el apoyo brindado en todo momento en la
realizacin de esta tesis, sin su apoyo no hubiese sido posible concretar este trabajo.
- A todos mis compaeros Instructores del DIE y estudiantes de Posgrado: Eduardo Salazar,
Matas Vsquez, Tito Jaubert, Cindy Guardado, Nicols Montalvo, Alfredo Izaguirre,
Alberto Servn, Octavio Olvera e Israel Casas el haber compartido conmigo todos estos
momentos de estudio, tareas, clases y muchos exmenes.
- A mis amigos y compaeros de almacn de materiales: Salvador, Jaime, Arturo y Hugo por
su apoyo en la imparticin de mis laboratorios como alumno de posgrado.
- Al IEC Hctor Javier Heredia Rodrguez por su participacin en las juntas de tecnologa
mensuales, llevadas a cabo durante toda la maestra. As como su asesora especializada en
medios de transmisin.
- A Polo, Marcelo y Sonia por los momentos tan divertidos que pasamos estos ltimos aos
de tanto trabajo y dedicacin.
- Agradezco a mi novia Carolina Hernndez, por todos los buenos e inolvidables momentos
que hemos pasado juntos. Su apoyo y gran cario, han sido parte fundamental en mi vida.

Julin Hernndez

i
RESUMEN

El diseo integral de Convertidores Electrnicos de Potencia trifsicos implica el manejo de

muchas reas de la ingeniera. El presente trabajo describe un detallado anlisis de todos los
pasos que fueron necesarios para iniciar un proyecto de este tipo y que se inicia con las
especificaciones tcnicas y termina en concretar su implementacin y prueba. El documento
est escrito como una gua que lleva al lector a travs de los distintos procesos del diseo de
los subsistemas de un convertidor y cada uno de ellos est apoyado en una revisin terica
que permite comprender mejor las frmulas de diseo y la interpretacin de los resultados
experimentales.
El convertidor en estudio es el denominado Back to Back Trifsico que consiste en un
doble convertidor, uno que acta como Rectificador de Voltaje Trifsico Controlado y el
otro como Inversor de Voltaje Trifsico, unidos por un capacitor de filtro. En particular, en
la aplicacin de estos convertidores para el control de aerogeneradores equipados con
motor/generador de induccin con rotor devanado, DFIG, bajo ciertas circunstancias puede
invertirse el flujo de potencia, esto es el inversor convertirse en rectificador y el rectificador
en inversor.
El proyecto se inicia con el diseo del convertidor DC/AC trifsico capaz de manejar 10kW
aplicando la estrategia de conmutacin Space Vector Modulation utilizando la FPGA
Spartan 3E-XC3S1600E. En este proceso se identific los componentes bsicos para la
conmutacin y se adoptaron IGBTs de gran potencia. Luego se disearon los circuitos de
disparo, siguiendo las recomendaciones del fabricante de los IGBTs y las correspondientes
protecciones contra dv/dt e di/dt. Finalmente se realiz la interface con el FPGA, la cual ya
se haba programado en VHDL utilizando la herramienta Modelsim SE 6.5 como
plataforma de desarrollo y validacin.
Una parte muy importante del diseo es la diagramacin de las pruebas de funcionalidad
correspondientes y el documento describe, a detalle, las distintas pruebas de software y
hardware que fue necesario hacer para llegar a una implementacin final sin destruir
costosos componentes electrnicos.
Otra etapa muy importante en el diseo de Convertidores Electrnicos de Potencia es la
realizacin de los circuitos impresos y el presente documento muestra las etapas y
resultados logrados en la prctica utilizando el software de diseo Altium Designer.
Finalmente el documento se ilustra con muchas fotografas que muestran los distintos
subsistemas funcionales y un banco de pruebas que se dise y construy para que futuros
estudiantes de posgrado, puedan implementar distintas tcnicas de conmutacin y de
control en convertidores de potencia funcionales y con esto, incrementar el alcance de los
proyectos en electrnica de potencia del ITESM.

ii
NDICE GENERAL

Agradecimientos i

Resumen ii

Captulo 1. Introduccin 1

1.1. Definicin del Problema ........................................................................................................... 1

1.2. Objetivos .................................................................................................................................. 2
1.3. Justificacin .............................................................................................................................. 3
1.4. Estructuracin del proyecto ...................................................................................................... 4
Captulo 2. Marco Terico General Back to Back Converter 5

2.1. Rectificador Trifsico Controlado ............................................................................................. 5

2.2. DC Link ..................................................................................................................................... 7
2.3. Inversor de Voltaje Trifsico ..................................................................................................... 9
2.4. Back to Back Converter y aplicaciones ................................................................................... 10

2.4.1 Adjustable Speed Drives .......................................................................................... 11

2.4.2 Back to Back Converter controlando un Squirrel Cage Induction Generator .............. 13

2.4.3 Sistema Wound Rotor Induction Generator Back to Back Converter Red elctrica
..................................................................................................................................................... 14

Captulo 3. Diseo de Hardware del Back to Back Converter 16

3.1 Interfaz Electrnica de Potencia ............................................................................................... 17

3.1.1 Diseo de la Interfaz de Potencia ............................................................................. 18

3.1.2 Buffer SN74LS06 interactuando con la FPGA.......................................................... 18

3.1.3 Optoacopladores HCPL-315J de Agilent .................................................................. 19

3.1.4 Fuentes conmutadas TRACO DC Converter TSM 0515S ......................................... 27

3.1.5 Acondicionamiento de disparos IGBT 2MBI 75N-060 ........................................... 28

3.1.6 Implementacin de la Interfaz Electrnica de Potencia ............................................. 29

3.2. Circuitos de proteccin para Convertidores Electrnicos de Potencia ...................................... 32

iii
3.3. Puente Trifsico. Construccin utilizando IGBTs 2MBI 75N-060 ........................................... 37

3.3.1 Dispositivo Electrnico de Potencia ......................................................................... 38

3.3.2 IGBT (Insulated Gate Bipolar Transistor) ................................................................. 39
3.3.3 Puente Inversor de Voltaje Trifsico ......................................................................... 44
3.3.4 Puente Rectificador de Voltaje Trifsico Controlado ................................................. 47

3.5. Implementacin fsica Back to Back Converter (banco de pruebas) ......................................... 48

Captulo 4. Space Vector Modulation, Implementacin de la Tcnica de Conmutacin 53

4.1. Fundamentos del SVM ........................................................................................................... 53

4.1.1 Teora ...................................................................................................................... 53
4.1.2 Principio de SVM ..................................................................................................... 54
4.2. Fundamento Terico para la implementacin del SVM ........................................................... 59
4.3. Implementacin fsica utilizando la Spartan 3E-XC3S1600E .................................................. 68
4.3.1 Anlisis por sectores, SVM ...................................................................................... 68

4.3.2 Implementacin en VHDL del SVM ......................................................................... 72

4.3.3 Pruebas con carga Resistiva e Inductiva .................................................................... 77

Captulo 5. Resultados y Conclusiones 82

5.1. Resultados .............................................................................................................................. 82

5.2. Conclusiones .......................................................................................................................... 88
5.3. Recomendaciones ................................................................................................................... 88
5.4. Trabajo Futuro........................................................................................................................ 88

ANEXO A. Documentacin del Back to Back Converter 90

BIBLIOGRAFA 103

VITA 105

iv
NDICE DE FIGURAS

Figura 1.1 - Sistema DFIG - Back to Back Converter....................................................................... 2

Figura 2.1 - Topologas bsicas para los Rectificadores de conmutacin forzada ............................. 5
Figura 2.2 - Voltage Source Rectifier. ............................................................................................ 6
Figura 2.3 - Afectacin de VMOD a partir de PWM ........................................................................ 7
Figura 2.4 - Circuito elctrico equivalente para un capacitor electroltico. ....................................... 8
Figura 2.5 - Inversor de Voltaje Trifsico. Con carga en estrella. .................................................. 10
Figura 2.6 - Topologa Back to Back Converter. ............................................................................ 11
Figura 2.7 - Sistema ASD trifsico ................................................................................................ 12
Figura 2.8 - Back to Back Converter, formando parte de un sistema elico. ................................... 13
Figura 2.9 - Back to Back Converter, formando parte del Sistema DFIG. ....................................... 14
Figura 3.1 - Diagrama en bloques de un Back to Back Converter. .................................................. 16
Figura 3.2 - Diagrama en bloques de la Interfaz de Potencia. ......................................................... 18
Figura 3.3 - Buffer HEX/ acondicionando pulsos de disparos de la FPGA...................................... 19
Figura 3.4 - HCPL-315J Agilent Technologies. ............................................................................. 20
Figura 3.5 - Circuito de disparo, HCPL-3150................................................................................. 20
Figura 3.6 - Control por resistencia de gate.................................................................................... 21
Figura 3.7 - IGBT 2MBI 75N-060 gate resistance vs toff, ton, tr y tf. ............................................... 22
Figura 3.8 - Prdidas por conmutacin originadas al modificar Rg ................................................ 22
Figura 3.9 - Comportamiento del IGBT al modificar Rg. ............................................................... 23
Figura 3.10 - Rg vs RgON, ROFF.. ................................................................................................... 24
Figura 3.11 - Grfica que relaciona IOLPEAK vs VOL ..................................................................... 25
Figura 3.12 - HCPL-315J, configuracin driver por pierna del convertidor. ................................... 26
Figura 3.13 - Distribucin de fuentes flotadas en el Convertidor Electrnico de Potencia ............... 26
Figura 3.14 - TRACO converter TSM 0515S, Configuracin bsica con capacitor de salida. ......... 28
Figura 3.15 - Disparos provenientes de la FPGA. VMAX =3.3 voltios. ........................................... 28
Figura 3.16 - Disparos provenientes de la FPGA. VMAX =14.3 voltios... ........................................ 29
Figura 3.17 - Diagrama esquemtico de la Interfaz de Potencia. ..................................................... 30
Figura 3.18 - Diseo en Altium Designer, 2 Capas. Interfaz de Potencia... ..................................... 30
Figura 3.19 - Interfaz de Potencia para convertidores electrnicos... .............................................. 31

v
Figura 3.19 a -Traco Converter TSM 0515S, y optoacoplador HCPL-315J. ................................... 31
Figura 3.20 - Discharge Suppressing RCD Snubber Circuit. .......................................................... 33
Figura 3.21 - Formas de onda de voltaje y corriente en el apagado del IGBT. ................................ 33
Figura 3.22 - Circuito esquemtico Discharge Suppressing RCD Snubber Desarrollado en Altium
Designer........................................................................................................................................ 35
Figura 3.23 - Diseo de PCB, Discharge Suppressing RCD Snubber ............................................. 35
Figura 3.24 - Implementacin fsica Discharge Suppressing RCD Snubber. .................................. 36
Figura 3.24a - Discharge Suppressing RCD Snubber vista lateral. Componentes de potencia... ..... 36
Figura 3.25 - Circuito esquemtico, Rectificador de Voltaje Trifsico Controlado.. ........................ 37
Figura 3.26 - Circuito esquemtico, Inversor de Voltaje Trifsico.. ................................................ 37
Figura 3.27 - Dispositivos Electrnicos de Potencia... .................................................................... 38
Figura 3.28 - Tipos de MOSFETs utilizados en Electrnica de potencia. ........................................ 39
Figura 3.29 - Tecnologia IGBT ..................................................................................................... 40
Figura 3.30 - Estructura Interna MOSFET de Potencia, IGBT ....................................................... 40
Figura 3.31 - Circuito Equivalente del IGBT.. ............................................................................... 41
Figura 3.32 - Pulso aplicado a VGE para encender y apagar el IGBT.. ............................................ 42
Figura 3.33 - Circuito Esquemtico IGBT Modular 2MBI 75N-060.. ............................................. 43
Figura 3.34 - Dimensiones del IGBT 2MBI 75N-060, vista lateral.. ............................................... 43
Figura 3.35 - Circuito esquemtico Inversor de Voltaje Trifsico. .................................................. 43
Figura 3.36 - Inversor de Voltaje Trifsico versin 1.0................................................................... 45
Figura 3.36a - Inversor de Voltaje Trifsico versin 2.0... .............................................................. 45
Figura 3.36b - Inversor de Voltaje Trifsico versin 3.0 ................................................................ 46
Figura 3.37 - Circuito esquemtico Rectificador de Voltaje Trifsico Controlado........................... 47
Figura 3.38 - Implementacin fsica. Rectificador de Voltaje Trifsico Controlado.. ...................... 48
Figura 3.39 - Diagrama que muestra la flexibilidad de la topologa planteada................................ 49
Figura 3.40 - Circuito esquemtico que muestran la topologa del Back to Back Converter. ........... 50
Figura 3.41 - Banco de Pruebas Back to Back Converter.. ............................................................. 51
Figura 3.42 - Localizacin Fsica de los Componentes del Banco de Pruebas Back to Back
Converter... ................................................................................................................................... 52
Figura 3.43 - Bloque de redundancia. Localizacin de terminales... ............................................... 52
Figura 4. 1 - Sistema trifsico y su representacin Vectorial.. ........................................................ 54
Figura 4. 2 - Inversor de Voltaje Trifsico, IGBTs funcionando como interruptores.. .................... 54

vi
Figura 4.3 - Configuracin de interruptores correspondiente a V2, asi como anlisis por circuitos
equivalentes.. ................................................................................................................................ 55
Figura 4. 4 - Vectores V0, V2, V5, V6.. ............................................................................................ 56
Figura 4. 4a - Vectores V1, V3, V4, V7. ........................................................................................... 57
Figura 4.5 - Marco referencia ABC, transformacin dq. ................................................................... 58
Figura 4.6 - Vector Resultante, vectores activos y nulos ................................................................ 58
Figura 4.7 - Vector Resultante y vectores adyacentes a VA y VB ................................................... 59
Figura 4.8 - Patrones de conmutacin Sector 1 al 6... ..................................................................... 59
Figura 4.9 - Topologa del VSI ..................................................................................................... 60
Figura 4.10 - Forma de onda de salida de voltaje y cdigo de estados, para la operacin de 6 pasos..
..................................................................................................................................................... 60
Figura 4.11 - Representacin del vector activo V1 = [1 0 0], accionamiento de interruptores.......... 61
Figura 4.12 - Vectores activos y nulos, correspondientes a la operacin de 6 pasos del VSI.. ......... 61
Figura 4.13 - Transicin entre vectores activos 1 y 2...................................................................... 62
Figura 4.14 - Tiempo de blanqueo, y aplicacin de Vector Blanking Time, VBT. .......................... 62
Figura 4.15 - Evaluacin del sistema trifsico sinusoidal. Localizacin de mximos por zona... ..... 64
Figura 4.16 - Mtodo de conmutacin D-I-H. Direct Inverse Half. ................................................. 66
Figura 4.17 - Mtodo de conmutacin D-I-O. Direct Inverse One. ................................................. 66
Figura 4.18 - Mtodo de conmutacin S-D-H . ............................................................................. 67
Figura 4.19 - Mtodo de conmutacin D-I-H, con vectores intermedios de proteccin.................... 67
Figura 4.20 - Plano complejo que muestra la trayectoria del Vector Resultante y el bloque de
vectores a promediar... .................................................................................................................. 68
Figura 4.21 - Simplificacin del sistema trifsico, para la determinacin del Sector.. ..................... 69
Figura 4.22 - Tiempos de aplicacin de vectores, plano complejo.. ................................................ 70
Figura 4.23 - Plano complejo que muestra la trayectoria del Vector Resultante y el bloque de
vectores a promediar, Sector 2. ...................................................................................................... 71
Figura 4.24 - Tiempos de aplicacin de vectores, Sector 2. ............................................................ 72
Figura 4.25 - Lgica de Implementacin SVM en VHDL... ........................................................... 72
Figura 4.26 - Mquina de estados, Sector 1... ................................................................................. 74
Figura 4.27 - Simulacin en Modelsim SE 6.5 de la tcnica de conmutacin SVM......................... 75
Figura 4.28 - Seales para control de gates .................................................................................... 76
Figura 4.29 - Simulacin en Modelsim SE 6.5 del algoritmo de conmutacin, comportamiento del
ngulo alfa .................................................................................................................................... 76
Figura 4.30 - Bandera de control para la implementacin del tiempo de blanqueo .......................... 77

vii
Figura 4.31 - Algoritmo de conmutacin, SVM, visualizado en Osciloscopio TDS2004................. 77
Figura 4.32 - Set-up de prueba del Inversor de Voltaje Trifsico. Carga Resistiva. ......................... 78
Figura 4.33 - Forma de onda resultante de Voltaje sobre una estrella resistiva VAB. Bus de DC = 30
voltios. .......................................................................................................................................... 79
Figura 4.34 - Set-up de prueba del Inversor de Voltaje Trifsico. Carga Inductiva ........................ 79
Figura 4.35 - Forma de onda de Voltaje VAB y forma de onda de Corriente IA sobre un Motor
Hampden IM -100, Bus de DC = 30 voltios. .................................................................................. 79
Figura 4.36 - Forma de onda de Voltaje VAB y forma de onda Corriente IA, sobre un Motor
Hampden IM -100, Bus DE DC = 60 voltios.................................................................................. 79
Figura 4.37 - Banco de Pruebas, Back to Back Converter. ............................................................ 80
Figura 5.1 - Interfaz de Potencia. PCB diseado en Altium designer. ............................................. 82
Figura 5.2 - Implementacin fsica de la Interfaz de Potencia estndar. .......................................... 83
Figura 5.3 - Acondicionamiento del pulso de entrada provenientes de la FPGA ............................ 83
Figura 5.4 - Discharge Suppressing RCD Snubber. PCB diseado en Altium designer. .................. 84
Figura 5.5 - Implementacin fsica de las protecciones RCD Snubber ........................................... 84
Figura 5.6 - Implementacin de algoritmo de prueba a 1 Hz. ........................................................ 85
Figura 5.7 - Implementacin de algoritmo de prueba en VHDL-AMS 2007.1 ............................... 85
Figura 5.8 - Interaccin entre algoritmo de conmutacin de vectores activos y el puente trifsico. . 86
Figura 5.9 - Implementacin de la estrategia de conmutacin SVM en Modelsim SE 6.5 .............. 86
Figura 5.10 - Formas de onda resultante de la implementacin del SVM a 60 Hz ......................... 87
Figura 5.11 - Implementacin fsica Back to Back Converter, PQ Lab. .......................................... 87
Figura A.1 - Hardware del Back to Back Converter en bloques. ..................................................... 90
Figura A.2 - Interfaz de Potencia estndar para convertidores electrnicos.. ................................... 91
Figura A.3 - Esquemtico Discharge Suppressing RCD Snubber Circuit. ....................................... 92
Figura A.4 - Diagrama general del Back to Back Converter. Incluye numeracin de tablero........... 93
Figura A.5 - SPARTAN 3E-XC3S1600E ...................................................................................... 93
Figura A.6 - Traco DC Converter TSM 0515S. .............................................................................. 95
Figura A.7 - Buffer, SN74LS06.. ................................................................................................... 96
Figura A.8 - IGBT Modular Fuji Electric, 2MBI 75N-060.. ........................................................... 97
Figura A.9 - Optoacoplador HCPL-315J.. .................................................................................... 101

viii
NDICE DE TABLAS

Tabla 3.1 - Caractersticas Elctricas IGBT 2MBI 75N-060.... ....................................................... 43

Tabla 3.2 - Maximos niveles de operacin IGBT 2MBI 75N-060.. ................................................. 44
Tabla 4.1 - Vectores activos y nulos, voltajes de lnea a neutro, y voltajes de lnea a lnea... ........... 55
Tabla 4.2 - Vectores activos e intermedios, aplicados en la tcnica de conmutacin... .................... 63
Tabla 4.3 - Mximo presente en cada evaluacin, definicin de Sector del Vector Resultante. ..... 64c
Tabla 4.4 - Tiempos de encendido y apagado del IGBT 2MBI 75N-060......................................... 65
Tabla 4.5 - Vectores activos y de blanqueo o proteccin... ............................................................. 69
Tabla 4.6 - Clculos de tiempos de aplicacin de vectores adyacentes al Vector Resultante. .......... 70
Tabla 4.7 - Vectores activos y de blanqueo o proteccin, Sector 2.................................................. 71
Tabla 4.8 - Clculos de tiempos de aplicacin de vectores adyacentes al Vector Resultante............ 71
Tabla 4.9 - LUT, Sector 1 .............................................................................................................. 73
Tabla 4.10 - Prueba con carga resistiva. Validacin de hardware. .................................................. 78

ix
 CAPTULO 1

INTRODUCCIN

Durante el ltimo siglo, nuestra sociedad moderna ha dependido en gran medida de

los combustibles fsiles para poder interactuar con el medio. Estos tipos de combustibles,
son fuentes de energa no renovable. Este carcter de no renovable, ha orillado a la
comunidad cientfica internacional a indagar e innovar en cuanto a fuentes de energa
alternas se refiere. Es as, como la energa elica, la energa solar, los biocombustibles y la
energa geotrmica, han tomado gran importancia en los ltimos aos.
A finales del siglo veinte, la energa elica ha surgido como una de las ms
importantes fuentes de energa renovable. Actualmente Alemania, Estados Unidos de
Norteamrica, Dinamarca, la India y Espaa, concentran ms del 83% de la capacidad
mundial de produccin de energa elica en sus pases (Ackermann, 2005). En Centro
Amrica y Sudamrica tenemos zonas geogrficas, naturalmente favorecidas para la
generacin de energa elica, a pesar de esto, nuestro crecimiento ha sido muy lento en
comparacin con otros pases.
De aqu surge la importancia de orientar nuestro esfuerzo y desarrollo tecnolgico a
estas nuevas fuentes de energa que en un futuro, no muy lejano, marcarn la diferencia en
cuanto al desarrollo y sustentabilidad de las naciones. Existen distintas maneras de adquirir
energa del viento y transformarla a energa elctrica. Bsicamente un aerogenerador puede
ser equipado con cualquier tipo de generador trifsico sncrono y asncrono. Los
aerogeneradores raramente pueden operar a velocidad fija. Para velocidad fija el
aerogenerador se conecta directamente a la red elctrica, pero las fluctuaciones de la
velocidad del viento, hacen que su operacin sea inestable. Para velocidad variable, el
generador es conectado a un convertidor electrnico de potencia.
Algunas razones para utilizar operacin de velocidad variable en aerogeneradores,
es la reduccin del estrs mecnico de la estructura, la reduccin del ruido acstico y la
posibilidad de controlar la potencia activa y reactiva (Simoes, 2008). El controlador de
velocidad variable de Scherbius o Doubly Fed Induction Generator (DFIG), ha sido motivo
de mltiples estudios, e investigaciones (He Yikang, 2005), (G.A. Smith, 1981). Hoy en da
los DFIGs son comnmente usados en sistemas de generacin elica. El diseo del DFIG
presenta un atractiva relacin entre costo-competitividad con relacin a un generador de
velocidad fija (Simoes, 2008).

1.1 DEFINICIN DEL PROBLEMA.

Muchos pases estn dirigiendo sus esfuerzos hacia conseguir la sustentabilidad del
medio. Se ha incrementado el grado de investigacin y desarrollo en torno a fuentes de
energa renovables. En Mxico existen zonas favorecidas geogrficamente para generar
energa elica. Slo hace falta desarrollar tecnologa nacional y propia, para aprovechar los

1
recursos naturales. De aqu surge la idea de desarrollar un convertidor electrnico de
potencia para el sistema DFIG el cual sea capaz de transformar la energa del viento en
energa elctrica. Generalmente los Back to Back Converters disponibles en el mercado son
para capacidades de potencia en el orden de MW. Por otra parte existe un nicho de
potencias de entre 10 y 25 kW, que an no ha sido explotado adecuadamente, el presente
trabajo pretende hacerlo.
Es importante mencionar, que el trabajar en este rango de potencias favorece el uso
residencial de estos dispositivos al no comprometer las estructuras donde se van a instalar.
Con la disponibilidad de convertidores de potencia, para sistemas DFIG trabajando en el
rango de potencia antes mencionado, se fomentar la generacin de energa elctrica a
partir del viento en centros comerciales, hoteles, edificios residenciales, etc. Como
consecuencia de estas acciones se incrementar la generacin de energa renovable en
Mxico. La figura 1.1 muestra el sistema DFIG, el cual ser el sistema donde se
implementar el Convertidor Electrnico de Potencia Back to Back.

Figura 1.1 - Sistema DFIG-Back to Back Converter.

1.2 OBJETIVOS.
Disear e implementar fsicamente, a nivel precomercial, el hardware de la
topologa Back to Back, en Convertidores Electrnicos de Potencia, para su posterior uso
en sistemas de generacin de energa elctrica, a partir del recurso elico. El diseo del
hardware a cubrir en este trabajo es el siguiente:

Interfaz de Potencia para el Inversor de Voltaje Trifsico.

2
 Interfaz de Potencia para el Rectificador de Voltaje Trifsico Controlado.
Snubber para el Inversor de Voltaje Trifsico.
Snubber para el Rectificador de Voltaje Trifsico Controlado.
Banco de Pruebas Back to Back Converter-Lab-Mobile 1.

El segundo objetivo, es la implementacin del Space Vector Modulation, SVM,

como tcnica de conmutacin para el control del Inversor de Voltaje Trifsico, sentando las
bases para su posterior implementacin bajo un esquema completo de funcionamiento. La
tcnica de conmutacin SVM ser implementada en VHDL utilizando la FPGA Spartan 3E
XC3S1600E.

1.3 JUSTIFICACIN.

Actualmente, el Grupo de Electrnica de Potencia del ITESM Campus Monterrey,

est promoviendo entre sus estudiantes de Posgrado en Ingeniera Electrnica y Energtica
proyectos relacionados con Electrnica de Potencia, los cuales se estn orientando a la
obtencin y manejo de energa elctrica, a partir del recurso elico. Esto con el fin de
promover el desarrollo de tecnologa nacional para su utilizacin en generacin de energa
renovable, asi como desarrollar profesionales especializados en Electrnica de Potencia.
Este trabajo, es uno de los proyectos de Electrnica de Potencia que busca contribuir
al desarrollo e investigacin en convertidores electrnicos dentro del Instituto. Desde el
comienzo se plantea llevar a nivel pre-comercial este convertidor, para poder utilizarlo
como herramienta de desarrollo y aprendizaje para estudiantes de posgrado. Asi como
tambin buscar el concursar con este proyecto, a distintas convocatorias como lo son:
CONACYT, FONLIN, entre otras, para la obtencin de recursos econmicos, para seguir
investigando y desarrollando tecnologa con el recurso econmico disponible.
En un principio se plantea el resolver el sistema completo, es decir; la
caracterizacin y estudio del DFIG, el diseo e implementacin del Rectificador de Voltaje
Trifsico Activo, el diseo e implementacin del Inversor de Voltaje Trifsico, la
implementacin del SVM en VHDL como tcnica de conmutacin para el VSI, La
implementacin del algoritmo de conmutacin escrito en VHDL para el rectificador
trifsico, el diseo y construccin fsica del tablero que contenga el Back to Back Converter
y por ltimo, la estrategia de control para poder lograr el flujo bidireccional de potencia, en
el sistema energa elica-DFIG-Convertidores Electrnicos-red elctrica.
Como se puede observar, este trabajo es un proyecto que requiere contar con gran
cantidad de habilidades ingenieriles como: conocimiento de electrnica de potencia, control
de mquinas elctricas, conocimiento de sistemas embebidos, manejo de procesamiento y
adquisicin de seales, habilidad para el diseo de hardware de pequea seal y potencia,
asi como conocimientos de circuitos elctricos. Adems se requiere gran cantidad de
recursos econmicos para su implementacin y llegar a concretar el objetivo final.
Teniendo en mente lo anterior, se decide acotar el alcance de este trabajo a la
construccin del hardware necesario y requerido por el convertidor Back to Back, asi como
las pruebas elctricas para su correcta validacin. En cuanto a software, se implementar la
estrategia de conmutacin SVM para el VSI en VHDL en una Spartan 3E XC3S1600E de
Xilinx. Quedando pendiente trabajo a nivel conmutacin y control. Este convertidor
3
electrnico de potencia traer consigo, mayor alcance del esperado en posteriores trabajos
de posgrado, ya que se deja una base muy solida de hardware y software de potencia,
totalmente probado bajo condiciones de carga reales, asi como documentacin necesaria
para poder concretar trabajos de maestra tan interesantes y retadores como el presente.

1.4 ESTRUCTURACIN DEL PROYECTO.

A continuacin se describe el principal tema a tratar en cada captulo, asi como los
aspectos fundamentales y ms relevantes del mismo.

Captulo 1. Introduccin, objetivo y problema a resolver.

Captulo 2. Marco terico del Convertidor Back to Back. Anlisis de las
topologas del Inversor de Voltaje Trifsico y del Rectificador de Voltaje
Trifsico Controlado, as como analizar el DC Link.
Captulo 3. Anlisis del hardware del Back to Back Converter. Interfaz de
Potencia, Discharge Suppressing RCD Snubber Circuit, y Puentes Trifsicos.
Captulo 4. Este captulo plantea, el marco terico para la implementacin de
la tcnica de conmutacin SVM, as como se explican detalladamente aspectos
fundamentales de la implementacin en una tarjeta de desarrollo Spartan 3E
XC3S1600E.
Captulo 5. Resultados y conclusiones, trabajo futuro y lneas de investigacin.
Anexo A. Documentacin importante acerca de la implementacin del Back to
Back Converter. Hojas de datos de los principales componentes, diagramas
electrnicos de los circuitos implementados, as como datos especficos para la
correcta utilizacin del hardware.

4
 CAPTULO 2

MARCO TERICO GENERAL

BACK TO BACK CONVERTER

2.1 RECTIFICADOR DE VOLTAJE TRIFSICO CONTROLADO.

CONTROLAD
Los rectificadores de conmutacin forzada, son construidos con semiconductores
que tienen la caracterstica de poder controlar su momento de apagado, gate turn off,
off y esta
capacidad permite tener el control completo del convertidor. Esto se debe a que los
interruptores, pueden ser apagados y prendidos cuantas veces sea requerido, es decir cientos
de veces en un perodo,
odo, cosa que no se puede alcanzar co
con
n los interruptores conmutados por
lnea, donde los tiristores pueden ser prendidos o apagados sslo lo una vez por periodo
(Rashid, Power Electronic Handbook, 2001) 2001).. Esta caracterstica del control total del
interruptor electrnico,
o, ofrece las siguientes ventajas: La corriente o el voltaje pueden
puede ser
modulados (PWM) generando menos distorsin armnica. El factor de potencia puede ser
controlado. Los rectificadores pueden ser construidos como fuentes de corriente, Current
Source Rectifier y rectificador de voltaje, Voltage Source Rectifier.. La figura 2.1 muestra
las topologas antes mencionadas.

Figura 2.1 - Topologas bsicas para los rectificadores de conmutacin forzada. En la parte superior Current Source
Rectifier, y en parte
te inferior de la figura Voltage Source Rectifier (Rashid, Power Electronic Handbook, 2001).
2001)

Voltage Source Rectifier es la topologa ms utilizada en rectificadores. Este

rectificador funciona manteniendo un voltaje de corrie
corriente
nte directa, en un valor previamente

5
establecido, en el capacitor de filtrado. Para que lo anterior sea posible, se debe medir el
VDC del rectificador y compararlo con el voltaje de referencia VREF. La seal de error ser
utilizada por el bloque de control, para determinar la correcta conmutacin de los
interruptores, con lo anterior, puede entregar el VDC deseado. De esta manera la potencia
puede entrar o salir de la fuente de AC de acuerdo a los requerimientos de voltaje del DC
Link. Cuando la corriente ID es positiva (operando como rectificador) el capacitor del DC
Link es descargado, y la seal de error, producto de la comparacin entre VDC y VREF
notifica al bloque de control que se requiere entregar ms potencia a partir del suministro
principal. El bloque de control, genera las combinaciones necesarias de los interruptores
para obtener esa demanda de potencia. De esta manera, fluye ms corriente del lado de AC
hacia el lado de DC y el capacitor del DC link es cargado de nueva cuenta. De manera
inversa, cuando ID se vuelve negativa, el capacitor del DC link se sobrecarga, y la seal de
error indica al bloque de control, que es necesario regresar potencia al suministro de AC. La
figura 2.2 muestra lo anteriormente descrito.

Figura 2.2 - Voltage Source Rectifier.

Para realizar el diseo de un convertidor electrnico de potencia de AC-DC, es

necesario conocer los siguientes parmetros, para el correcto dimensionamiento del
convertidor (Simoes, 2008):

Las limitaciones del suministro de AC.

El voltaje promedio a la salida (VDC).
El voltaje de rizado a la salida (VRIPPLE).
La eficiencia del convertidor, .
Potencia de salida.
Direccin del flujo de potencia. AC-DC y DC-AC.

Es importante mencionar, que el factor de potencia puede ser corregido utilizando el

mtodo de control PWM en el rectificador, ya que este mtodo puede controlar la potencia
activa y la reactiva. Adems las formas de onda de corriente de AC pueden ser mantenidas
casi sinusoidales, lo cual reduce la contaminacin armnica en el suministro principal de
6
AC (Rashid, Power Electronic Handbook, 2001). Para que el rectificador funcione
adecuadamente, el mtodo de control PWM debe generar una fundamental VMOD con la
misma frecuencia que la fuente de alimentacin. Cambiando la amplitud de la fundamental
y su fase con respecto a la red elctrica, el rectificador puede ser controlado para operar en
los cuatro cuadrantes. Cambiando el patrn de modulacin, como se muestra en la figura
2.3, se modifica la magnitud de VMOD. Desplazando los patrones de PWM se logra cambiar
la fase.

Figura 2.3 - Cambio de VMOD a partir de PWM (Rashid, Power Electronic Handbook, 2001).

2.2 DC LINK.
Tambin llamado circuito intermedio, o enlace de Corriente Directa. En realidad esta
etapa es un enlace de DC entre la salida del rectificador y la entrada del inversor de voltaje,
que sirve para almacenamiento de potencia. El DC link est compuesto de un inductor y un
banco de capacitores.
Muchos fabricantes de ASD, Adjustable Speed Drives, usan una capacitancia muy
grande en el DC link para asegurar un manejo de potencia que permita al motor continuar
operando, an y cuando se presente alguna interrupcin en el suministro de la red. Debido
al tamao de esta capacitancia, el tiempo de descarga del capacitor se vuelve muy grande
(Neacsu, Power Switching Converters, 2006).
Las principales funciones del banco de capacitores (Neacsu, Power Switching
Converters, 2006) son:

Filtrar el rizado armnico producido por los dispositivos de potencia, al conmutar a

gran velocidad (frecuencia en el orden de kHz).
Mantener un voltaje de corriente directa estable, para poder asegurar el control del
sistema.
Almacenar energa para ser utilizada en transitorios, en la etapa de salida.
Trabajar en conjunto con el resistor de freno para limitar el voltaje de corriente
directa durante la regeneracin.

7
 El otro elemento de suma importancia en el DC link, es el reactor de DC. Tambin es
llamado Choke o DC Coil. Tiene bsicamente dos funciones (Neacsu, Power Switching
Converters, 2006):

Reduce las armnicas de la corriente cerca de un 40%.

Ayuda a disminuir interrupciones en el suministro de potencia para evitar
numerosos apagones de energa elctrica.

Como se haba mencionado con anterioridad, una de las principales funciones del
capacitor del DC Link, por su buena relacin volumen-capacidad, es reducir el rizado. Los
capacitores electrolticos de aluminio, son usualmente seleccionados para filtrar la forma de
onda proveniente de la rectificacin, y para almacenar energa necesaria para soportar
cualquier inconsistencia momentnea de suministro de energa a la carga. El circuito
equivalente de un capacitor electroltico se muestra en la figura 2.4.

R DCL

R ESR L ESL

Figura 2.4 - Circuito elctrico equivalente para capacitor electroltico.

donde:

RESR, Equivalent Series Resistor, representa la resistencia que produce disipacin

de potencia en el capacitor cuando el rizado de AC est presente. Es una
combinacin de prdidas resistivas debido al espesor del aluminio, y la resistencia
debido al tipo de material y sus caractersticas, tal como la longitud del papel
aluminio, las terminales del capacitor, y la resistencia de contacto.
DCL, DC current leaking, corresponde a la corriente de fuga de DC a travs del
capacitor. Es conocido que un capacitor no permite el paso de DC, aun asi, una
pequea corriente de fuga est presente, y es proporcional a la capacitancia, y
decrece cuando el voltaje aplicado es reducido.
ESL, Equivalent Series Inductance, la inductancia del capacitor es una constante
que depende del montaje mecnico y de las terminales. Este parmetro esta en el
rango de 3 a 40nF, y solo influye en la operacin del capacitor a muy altas
frecuencias.

Todos estos componentes contribuyen a la impedancia del capacitor (Neacsu, Power

Switching Converters, 2006).
El parmetro ms importante en el capacitor, es la capacitancia, y es expresado por la
siguiente ecuacin:

8
 Ecuacin 2.1
donde:

s: es la constante del dielctrico.

2
S: el rea del material dielctrico en c m .
d: es el espesor del dielctrico en cm.

Existen otros parmetros m u y importantes en el dimensionamiento correcto del

capacitor del DC Link, y estos son: voltaje nominal y el rizado de la corriente. El voltaje
nominal se calcula mediante la suma de los voltajes de D C y A C aplicados al capacitor. Se
debe tener siempre en m e n t e la siguiente afirmacin: si el rizado de corriente es mayor que
el valor especificado, el tiempo de vida del capacitor se ver afectado por el excesivo calor
generado por dicho rizado de corriente (Neacsu, P o w e r Switching Converters, 2006).

2.3 INVERSOR DE VOLTAJE TRIFSICO.

Los convertidores electrnicos de potencia del tipo Inversor, fundamentalmente

presentan dos topologas. Voltage Source Inverter (VSI) y Current Source Inverter (CSI).
La principal diferencia radica en que, el VSI mantiene u n voltaje preestablecido en sus
terminales, independientemente de la magnitud y polaridad de la corriente que fluye a
travs de la fuente de alimentacin principal. Mientras que el CSI mantiene un flujo de
corriente en sus terminales independientemente de la magnitud y la polaridad del voltaje
aplicado a travs de sus terminales.
Los CSIs tienen algunas ventajas sobre los VSIs. Los CSIs p u e d e n trabajar con motores
sobre-dimensionados, p o s e e n proteccin contra corto circuitos en la etapa de salida, el
control de este tipo de convertidor es relativamente sencillo, y son eficientes. C o m o
principal desventaja contra el VSI, se puede mencionar que presentan pequeas pulsaciones
en el torque a baja velocidad y que por lo regular son grandes y pesados (Simoes, 2008). E n
el presente estudio, y por la naturaleza del Back to Back Converter, se trabajar con el VSI,
como el Inversor Trifsico fundamental en la topologa. U n a descripcin general de la
operacin de alguna topologa de inversor, podra ser vlida para cualquier dispositivo de
potencia, las nicas diferencias estaran en la implementacin del hardware, frecuencia de
conmutacin, en la Interfaz de Potencia, y en los niveles de voltaje y corriente a manejar.
El Inversor de Voltaje Trifsico es u n a topologa de seis I G B T s conectados en puente.
Es usado para realizar la conversin D C - A C . Esta topologa es ampliamente utilizada
debido a que se c o m p o r t a c o m o u n a fuente de voltaje trifsico, la cual es utilizada por gran
cantidad de aplicaciones industriales (Rashid, Power Electronic Handbook, 2001). Mientras
que el CSI es utilizado en aplicaciones de mediana y alta tensin, donde se requiere gran
calidad en las formas de onda resultantes. Por tal motivo, para este proyecto de tesis se
implemento el VSI. El control del Inversor de Voltaje es mediante P W M , y es importante
saber que existen diferentes tipos de P W M para lograr el control del V S I . U n algoritmo de
P W M , es u n a variacin continua del ancho de los pulsos de voltaje aplicados a una carga.
La forma de o n d a m o d u l a d a coincide con la forma de o n d a de control, y los pulsos
resultantes son a frecuencia constante. La manera en que se realiza la modulacin y las

9
seales portadoras es la principal manera de diferenciar entre algoritmos PWM. La figura
2.5 muestra la topologa del VSI.
Entre las principales aplicaciones del VSI, podemos encontrar: ASDs,
Uninterruptible Power Suplies (UPS), Static VARs Compensators (SVC), Filtros Activos,
Flexible AC Transmission Systems (FACTs). Para salidas sinusoidales, debe ser controlada
la frecuencia, amplitud y fase (Rashid, Power Electronic Handbook, 2001).
Una de las aplicaciones ms importantes del VSI, es formando parte de sistemas
orientados a la generacin de energa renovable. Los sistemas de generacin de energa
renovable, por lo regular entregan bajo voltaje de corriente directa, que puede provenir de
bateras, paneles solares, o generadores elicos con etapa de rectificacin. Si el VSI es
utilizado para suministrar potencia a la carga, se le conoce como unidireccional, por otra
parte si el VSI necesitar transferir potencia a la mquina elctrica para operar en el modo
de motor, necesitara ser bidireccional. Los Inversores de Voltaje necesitan producir
potencia con calidad similar a la red elctrica. Los Inversores, pueden operar en manera
independiente o conectados a la red elctrica (Simoes, 2008).

S1 D1 S3 D3 S5 D5

Out A Out B Out C

Bus de DC
S4 D4 S6 D6 S2 D2

A B C

Va Vb Vc

Zs Zs Zs

Figura 2.5 - Inversor de Voltaje Trifsico. Con carga conectada en estrella.

2.4 BACK TO BACK CONVERTER Y APLICACIONES.

La topologa Back to Back Converter consiste, en un Rectificador de Voltaje por
conmutacin forzada y de un Inversor de Voltaje tambin por conmutacin forzada, unidos
mediante un enlace fsico de corriente directa, o DC Link. La manera de operacin de este
convertidor es la siguiente: El Inversor de Voltaje Trifsico, es operado para producir
sinusoides trifsicas a frecuencia, fase, amplitud y secuencia controlada. Para dicha
respuesta sinusoidal, el voltaje del DC Link debe ser mayor que el pico de voltaje de la red.
El DC Link es controlado regulando el flujo de potencia a la red. Finalmente el Inversor
opera en el nivel ms alto del enlace de directa, haciendo posible incrementar el nivel de
potencia a la salida. Una ventaja de esta topologa, es que la energa generada durante el

10
frenado, puede ser regresada a la red en lugar ser desperdicia en algn resistor de frenado.
La figura 2.6 muestra la topologa del Back to Back Converter.
Una caracterstica muy importante de este convertidor, es la posibilidad de tener un
control del flujo de potencia.
El convertidor electrnico de potencia del tipo Back to Back, puede ser utilizado en
distintas aplicaciones, siendo parte de distintos sistemas. Dos de las aplicaciones ms
comunes y dominantes en la industria moderna son: funcionando como ASD, y siendo parte
de un sistema de generacin de energa elctrica, a partir de energa elica. En seguida se
describirn a detalle estas aplicaciones, para la mejor comprensin de la topologa.

Figura 2.6 - Topologa Back to Back Converter.

2.4.1 ADJUSTABLE SPEED DRIVES.

Un controlador de velocidad ajustable, ASD, no solo comprende el convertidor
electrnico de potencia, si no que es un sistema mucho ms robusto, que incluye sistemas
de ventilacin o bombas para realizar el enfriamiento, un circuito de frenado, un sistema de
control trmico, para poder operar correctamente, asi como el acondicionamiento
electrnico necesario para el procesamiento de las variables fsicas.
El sistema ASD se compone de un Rectificador Trifsico, el cual se encarga de
convertir la alimentacin trifsica proveniente de la red elctrica en un voltaje de corriente
directa, controlado, con un voltaje de rizado definido. Tambin cuenta con un Inversor
Trifsico de Voltaje, el cual convierte el nivel de corriente directa proveniente del
Rectificador Trifsico, en un sistema sinusoidal trifsico con frecuencia y amplitud
controlada. Asi tambin se compone del DC Link, un capacitor electroltico de gran tamao.
La figura 2.7 muestra el sistema ASD.

11
 Figura 2.7 Sistema ASD trifsico.

El sistema tambin cuenta con el bloque de adquisicin de variables, el cual se

encarga de captar las mediciones obtenidas del proceso, acondicionarlas, y mandarlas al
bloque de control y conmutacin. El bloque de conmutacin y control, tiene la tarea de
procesar las seales del bloque de adquisicin, y conforme lo procesado, tomar decisiones a
nivel control de sistema.
Adjustable Speed Drives, es un dispositivo que ajusta la velocidad en flecha de un
motor de AC, a la velocidad seleccionada por el usuario, o bien por el dispositivo
automtico encargado del control de la velocidad. Los ASDs son utilizados adems de
controlar la velocidad del motor, para mantener contante esta velocidad sin importar la
demanda que presente la carga. La precisin de los ASD es alrededor de .1% contra el 3%
de precisin, medido en vaco contra plena carga, que ofrece la regulacin tradicional
proporcionada por los motores de AC (PowerTransmission, 1997).
Algunos ejemplos de aplicaciones industriales de los ASD son las siguientes
(PowerTransmission, 1997):

Taladros industriales que frecuentemente utilizan distintas velocidades para realizar

el mismo trabajo. Es decir, baja velocidad para realizar perforaciones grandes y alta
velocidad para perforaciones pequeas.
La regulacin y control de la velocidad en abanicos y bombas por ASD, alcanza
niveles de eficiencia mucho mayores, que realizar la regulacin por la tcnica de
estrangulamiento.
En el manejo de algunos robots, su posicin y velocidad se deben controlar con gran
precisin, debido a que cada tarea a realizar, requiere un ajuste de velocidad
distinto.
Una mquina revolvedora que requiere girar a velocidades a diferentes, para generar
distintos componentes.

12
2.4.2 BACK TO BACK CONVERTER CONTROLANDO UN SCIG.
El sistema presentado en la figura 2.8 muestra un generador de induccin jaula de
ardilla, SCIG Squirrel Cage Induction Generator, un sistema de generacin elico de
velocidad variable y el Convertidor Electrnico de Potencia Back to Back. Dicho sistema
con una buena tcnica de conmutacin y control puede ser utilizado para entregar mxima
potencia de salida y mejorar el desempeo de dicho sistema, un ejemplo de tcnica de
control podra ser el denominado FLC, Fuzzy Logic Control (Simoes, 2008). Este sistema
alimentado por un generador elico, trabaja de la siguiente manera: El Rectificador de
Voltaje Trifsico Controlado, rectifica el voltaje y la frecuencia variable proveniente del
generador, este voltaje es filtrado y acondicionado por el DC Link, el cual se encarga de
controlar el voltaje a aplicar al VSI. El Inversor de Voltaje Trifsico, se encarga de
suministrar la potencia a 60 Hz para la red elctrica a partir de la salida til del
Rectificador.
A continuacin se enlistan algunas de las principales ventajas de este sistema (Simoes,
2008):

El factor de potencia del lado de la red es unitario, sin inyeccin de armnicas de

corriente.
El Generador de Induccin es robusto, confiable, y econmico.
La corriente del Generador de Induccin es sinusoidal.
El rectificador puede generar excitacin programable para la mquina.
Es posible una operacin autnoma del sistema, esto mediante un capacitor de
arranque cargando una batera.
El flujo de potencia puede ser bidireccional, permitiendo al generador funcionar
como motor en el arranque.

Figura 2.8 Back to Back Converter formando parte de un sistema elico.

13
2.4.3 WRIG-BACK TO BACK CONVERTER-RED ELCTRICA.
Existen varios tipos de mquinas de induccin: del tipo jaula de ardilla, mquinas
de induccin de rotor devanado corto circuitado, y las de rotor devanado con anillos
deslizantes, que pueden estar en corto circuito o bien disponibles en un circuito externo. Las
mquinas de rotor devanado son usadas en aplicaciones en donde se desea modificar la
resistencia del circuito del rotor, y por ende el torque de la mquina, manteniendo el
suministro del estator constante (Simoes, 2008).
Antes de la llegada de los dispositivos electrnicos de potencia, como los son los
SCRs, MOSFETs, IGBTs, etc. los anillos deslizantes del generador, eran conectados a
resistores para controlar el deslizamiento, lo que provocaba un gran desperdicio de potencia
en dichos elementos pasivos. Al momento de contar con dispositivos de potencia, se
implementaron convertidores electrnicos, los cuales permiten recuperar la potencia de
deslizamiento.
Por lo tanto un WRIG, Wound Rotor Induction Generator, con un convertidor
electrnico de potencia, alimentado por el estator y el rotor de manera simultnea, y se le
conoce como DFIG.
En esta topologa, el control est enfocado en el rotor, por lo tanto, solo la potencia
deslizante ser procesada y en esta accin, el propsito principal es sincronizar la corriente
del rotor con respecto a la referencia del estator. Se puede deducir que, al ser menor el
rango de operacin del deslizamiento, menor ser el tamao del Convertidor Electrnico de
Potencia. El tamao del convertidor afecta directamente en el costo de instalacin ($/Kw)
(Simoes, 2008). La figura 2.9 muestra la topologa del sistema DFIG.

Slip Rings
Generador

Potencia de
deslizamiento

Figura 2.9 Back to Back Converter, formando parte del sistema DFIG.

Los dos sistemas anteriormente descritos, el primero utilizando el SCIG, y el

segundo basando su operacin en el DFIG, tiene principalmente las siguientes diferencias
(Simoes, 2008):

14
 El SCIG requiere un Convertidor Electrnico de Potencia, con mayor capacidad de
potencia que el que ocupara el DFIG, debido a que este ltimo solo procesa
potencia deslizante. Por consecuencia, el costo de energa ($/Kwh) del sistema
DFIG se ve significativamente reducido.
El control del DFIG es ms sencillo. Lo anterior se debe a que las corrientes de
magnetizacin son prcticamente constantes, sin importar la frecuencia del rotor.
El factor de potencia puede ser controlado por el lado del estator o el lado del rotor,
en el sistema DFIG.
El sistema DFIG es capaz de operar en los 4 cuadrantes alrededor de la velocidad
sncrona. Entonces se podra utilizar en modo de motor, para aplicaciones de
bombas hidrulicas por mencionar un ejemplo.

El presente desarrollo de tesis puede ser utilizado bajo las tres topologas anteriormente
mencionadas, ya que es el convertidor Back to Back y slo sera necesario configurarlo de
acuerdo a la topologa elegida. El banco de pruebas diseado e implementado a nivel pre-
comercial, queda dimensionado y probado para trabajar de manera confiable y segura.
Siendo lo anterior, una de las principales aportaciones de este trabajo.

15
 CAPTULO 3
DISEO DE HARDWARE DEL BACK TO BACK
CONVERTER

La topologa del Convertidor Electrnico de Potencia Back to Back Converter se

compone de dos convertidores: Rectificador de Voltaje Trifsico Controlado y El Inversor
de Voltaje Trifsico. Cada convertidor por si mismo cumple una funcin muy especfica
dentro de esta configuracin (Rashid, Electrnica de Potencia. Circuitos, Dispositivos y
Aplicaciones, 2004). Para implementar las distintas tcnicas de modulacin y control que
son necesarias para la correcta operacin de cada convertidor, es necesario contar con
hardware de Electrnica de Potencia de uso especfico, para la puesta en marcha de la
topologa. La figura 3.1 muestra en un diagrama a bloques lo antes mencionado.

Figura 3. 1 - Diagrama en bloques del hardware de un Back to Back Converter.

Dentro del hardware del Back to Back Converter se encuentra la Interfaz de

Potencia la cual se encarga de realizar el acondicionamiento electrnico de los pulsos de
disparo, provenientes de la FPGA (Xilinx, MicroBlaze Development Kit Spartan-3E 1600
Edition User Guide, 2007) y que controlan cada IGBT. La interfaz es de suma importancia
ya que, adems de acondicionar las seales digitales, realiza un optoaislamiento entre la
etapa de control (pequea seal) y la etapa de potencia del convertidor. As mismo tiene
como caracterstica asegurar que los pulsos de disparos siempre tengan los niveles de
corriente y voltaje necesarios para poder activar y desactivar, de manera efectiva, los gates
de cada IGBT (Electric, 2004).

Por otra parte las protecciones contra dv/dt y di/dt son parte fundamental del
convertidor, y estas condiciones estn establecidas por las caractersticas de conmutacin de
cada IGBT. La correcta implementacin de los circuitos de proteccin permitirn mantener

16
las tasas dv/dt y di/dt de operacin dentro de los lmites admisibles del dispositivo
electrnico de potencia (Rashid, Electrnica de Potencia. Circuitos, Dispositivos y
Aplicaciones, 2004).

Este captulo se enfoca en el anlisis, diseo e implementacin del hardware de un

Convertidor Electrnico de Potencia. Adems se realizan distintas pruebas de validacin
para preparar el convertidor para poder ser utilizado bajo una estrategia de conmutacin y
control.

3.1. INTERFAZ ELECTRNICA DE POTENCIA.

Dentro del diseo de un convertidor, la Interfaz de Potencia juega un papel muy
importante. Recibe pulsos de disparo provenientes del dispositivo que efectuar la tcnica
de control y los acondiciona para poder activar los gates de cada IGBT. As, con estos
encendidos y apagados, se lograr controlar el comportamiento del convertidor. La Interfaz,
para poder ser considerada como apropiada para su uso en Convertidores Electrnicos de
Potencia, debe cumplir con las siguientes caractersticas:

Excelente rapidez de respuesta: debido a que debe responder a cambios de

seales de entrada en el orden de microsegundos.
Aislamiento galvnico entre circuitos de pequea seal y potencia.
Las fuentes conmutadas que manejan la Interfaz de Potencia deben manejar
niveles de rizado en carga de al menos 2 % para garantizar que no existan
perturbaciones en los pulsos resultantes.

El diagrama en bloques, figura 3.2, muestra los componentes fundamentales de la

Interfaz de Potencia.
Observamos el vector proveniente de la FPGA, el cual es pasado por un buffer para
suministrarle niveles de corriente necesarios para su posterior utilizacin en la interfaz.
Despus de lo anterior este vector de 6 bits es dividido en conjuntos de dos bits para
realizar el control del convertidor por piernas, es decir, el primer par de bits controlara la
pierna U del convertidor, el segundo par de bits controlar la pierna V del convertidor y el
tercer par de bits la pierna W. Los optoacopladores se encargan de aislar la etapa de control
de la etapa de potencia mediante un aislamiento galvnico.
Las fuentes conmutadas flotadas en configuracin step-up son utilizadas para
proporcionar los niveles apropiados de corriente y voltaje para realizar disparos slidos a
los gates de cada IGBT.

17
 Figura 3. 2 - Diagrama en bloques de la Interfaz de Potencia estndar.

3.1.1 DISEO DE LA INTERFAZ DE POTENCIA.

De acuerdo con la figura 3.2 se estructurar el anlisis de la Interfaz de Potencia.
Los puntos a cubrir dentro del presente estudio son:

Buffer SN74LS06 de Texas Instruments y su interaccin con la FPGA de Xilinx

Spartan 3E-XC3S1600E.
Optoacopladores HCPL-315J de Agilent.
Fuentes conmutadas Traco DC converter TSM 0515S.
Acondicionamiento de disparos hacia gates del IGBT 2MBI 75N-060 de Fuji
Electric.

3.1.2 BUFFER SN74LS06 INTERACTUANDO CON LA FPGA.

La FPGA utilizada para el desarrollo de este proyecto, es la Spartan 3E-XC3S1600E
la cual tiene entre sus principales caractersticas las siguientes: ms de 33,000 logic cells, 2
Xilinx 4 Mbit Platform Flash configuration PROM, Xilinx 64-macrocell XC2C64A
CoolRunner CPLD, MicroBlaze code storage/shadowing, 50 MHz and 66 MHz clock
oscillators, Hirose FX2 expansion connector with 40-user I/O, Three Digilent 6-pin
expansion connectors, Two-input SPI-based Analog-to-Digital Converter (ADC) with
programmable-gain pre-amplifier (Xilinx, MicroBlaze Development Kit Spartan-3E 1600

18
Edition User Guide, 2007). Con la anterior descripcin se llega a la conclusin que esta
FPGA de desarrollo cumple con las caractersticas necesarias de rapidez y capacidad para
implementar el algoritmo de conmutacin para un Convertidor Electrnico de Potencia.
Un punto muy importante a considerar es la necesidad de acondicionar el pulso proveniente
de la FPGA para poder utilizarlo dentro de la Interfaz de Potencia y esto se logra mediante
la utilizacin del buffer hex inverter (Texas Instruments, 2004) como se observa en la figura
3.3.

Figura 3. 3 - Buffer HEX acondicionando pulsos de disparos de la FPGA.

La magnitud proveniente de la FPGA en cada pulso que genera, es de 3.3 voltios pico. Y la
capacidad del corriente de cada puerto de salida de la tarjeta de desarrollo es de 16mA
(Xilinx, Spartan-3E FPGA Family, 2009). Por lo que el buffer es trascendental dentro de la
Interfaz de Potencia.

3.1.3 OPTOACOPLADORES HCPL-315J DE AGILENT.

HCPL-315J de Agilent es el optoacoplador utilizado para realizar el aislamiento
entre la etapa de control y la etapa de potencia. Este circuito integrado, consta de una etapa
de entrada la cual se conforma por un led emisor y una etapa de potencia que se caracteriza
por tener un led receptor el cual controla el accionamiento de un arreglo de transistores, los
cuales disparan la etapa de salida. Es decir, la activacin de la etapa de potencia se lleva a
cabo siempre y cuando el led receptor est conduciendo. Los niveles de corriente y voltaje
suministrado por este circuito lo hacen ideal para controlar IGBTs en el rango de hasta
1200 voltios/50A (Agilent Technologies, 2002). La figura 3.4 muestra la circuitera interna
del optoacoplador.
Este circuito optoacoplador puede ser utilizado en Inversores de Voltaje
Industriales, en controladores para Motores de AC, Brushless DC Motors y Uninterruptable
Power Supplies (Agilent Technologies, 2002).

19
 Figura 3. 4 HCPL-315J Agilent Technologies.

La configuracin propuesta para el optoacoplador HCPL-315J como parte de la

circuitera de disparo para un IGBT es la mostrada en la figura 3.5

Figura 3. 5 - Circuito de Disparo HCPL-3150.

En la figura 3.5 observamos el aislamiento entre control y potencia. En el lado de

control se encuentran los pulsos acondicionados por el buffer SN74LS06. No hay que
olvidar que la lgica de programacin que debemos manejar al utilizar este tipo de buffer
debe ser inversa para que haya correspondencia con el comportamiento esperado. Dentro de
esta configuracin se puede apreciar que en la etapa de salida hay un voltaje de polarizacin
proveniente de una fuente flotada. Este tipo de fuente flotada o aislada es muy importante
ya que permitir mandar una diferencia de potencial VGE de manera aislada a la referencia
de control de la Interfaz de Potencia. Estas fuentes flotadas deben tener un aislamiento en
DC de varios cientos de voltios (kilovoltios preferentemente) para poder soportar
condiciones de voltaje que pudiesen daar la fuente.

20
Al utilizar este tipo de optoacoplador es muy importante el correcto dimensionamiento de
Rg (Gate Resistor) para controlar de manera eficiente las conmutaciones del IGBT.
Utilizando un pulso de voltaje positivo VGON de 15 voltios se enciende el IGBT y
con un pulso negativo VGOFF de -5 voltios a -15 voltios se logra apagar el dispositivo. El
comportamiento dinmico del IGBT puede ser ajustado mediante el valor del resistor de
gate (Rg) (Semikron, 2007). El resistor de gate puede directamente afectar: los tiempos de
conmutacin del IGBT, las prdidas por conmutacin, Reverse Bias Safe Operating Area
(RBSOA), Short Circuit Safe Operating Area (SCSOA), dv/dt, di/dt y el parmetro de
reverse recovery current del diodo de rueda libre. La figura 3.6 permite observar el control
por resistencia.

Figura 3. 6 - Control por resistencia de gate.

La capacitancia de entrada del IGBT (CIN) vara durante el tiempo de conmutacin

debido a que est formada por varias capacidades, entre ellas, unas de juntura que dependen
de la tensin. Adems tiene que ser cargada y descargada en cada ciclo. El resistor de gate
determinar el tiempo necesario para hacer esto, limitando la magnitud del pulso de la
corriente de gate durante el encendido y el apagado del dispositivo semiconductor. Debido
al incremento de la corriente pico de gate, el cual es directamente afectado por la reduccin
RGON y RGOFF el tiempo de encendido y apagado del IGBT as como las prdidas por
conmutacin disminuyen.
En la figura 3.7 podemos observar cmo al disminuir el valor de Rg directamente
reducimos el tiempo de encendido, apagado, y los tiempos de subida y bajada del IGBT. Es
importante mencionar que en este trabajo el IGBT utilizado es de Fuji Electric con nmero
de parte 2MBI 75N-060 Modular (Semikron, 2007).
Un aspecto importante a considerar cuando se reduce el valor del resistor de gate es
el di/dt generado cuando grandes corrientes son conmutadas rpidamente. Esto se debe a la
inductancia parsita presente en el circuito, la cual produce altos picos de voltaje en el
IGBT. Se puede estimar el pico de voltaje utilizando la siguiente ecuacin:

Vstray   

Ecuacin 3.1
donde:

 es la inductancia parsita presente en el circuito.

Vstray es el pico de Voltaje estimado.

21
 Figura 3. 7 - IGBT 2MBI 75N-060 gate resistance vs toff, ton, tr y tf (Electric, 2004).

En la figura 3.8 se observan reas sombreadas correspondientes a distintos valores

de Rg, las grficas de on y off muestran el valor por prdidas de conmutacin. En la grfica
donde vemos el tiempo de apagado podemos observar ms claramente cmo afecta
aumentar el valor de Rg. El voltaje pico transitorio de VCE podra destruir el IGBT debido
a su magnitud. Como lo observamos en la figura 3.8 el Vstray puede ser reducido
incrementando el valor del resistor de gate (Rg). As el riesgo de destruccin del IGBT por
sobrevoltaje puede ser eliminado. En el tiempo de apagado del dispositivo de potencia, las
prdidas de conmutacin son mayores que en el tiempo de encendido, debido a que la
duracin del IGBT al cambiar de on a off es mayor. Lo anterior causado por las
caractersticas de construccin del dispositivo as como distintos efectos inductivos de la
propia circuitera.

Figura 3. 8 Comportamiento de las prdidas por conmutacin al variar Rg.

22
 Un rpido encendido y apagado traen consigo altos niveles de dv/dt y di/dt
respectivamente. Adems grandes interferencias electromagnticas (EMI) son generadas
por la rapidez de las transiciones, esto puede traer problemas de funcionamiento con la
circuitera de la Interfaz de Potencia (Semikron, 2007). La figura 3.9 proporciona un
resumen del comportamiento del IGBT al modificar el resistor de gate. Podemos observar
que al incrementar Rg la corriente pico de encendido, la corriente pico de apagado del
diodo de rueda libre los factores de dv/dt, di/dt, los picos de voltaje y la EMI disminuyen,
mientras que los tiempos de encendido y apagado, as como la potencia disipada de
encendido y apagado aumenta. Caso contrario sucede al disminuir la Rg, donde el IGBT se
vuelve ms rpido y por ende disminuye la potencia disipada (Semikron, 2007).

Figura 3. 9 Comportamiento del IGBT al modificar Rg.

Al realizar el dimensionamiento de Rg, es necesario considerar los siguientes

aspectos (Semikron, 2007). Los cuales traern consigo disminucin en las prdidas por
conmutacin, nula oscilacin en el modulo de IGBT y limitacin mxima del factor dv/dt.

Un mdulo de IGBT con corriente nominal muy alta ser controlado con
resistores pequeos en gate. De manera similar, pequeos mdulos de IGBT
sern controlados con resistores grandes en gate.
Para la mayora de los casos, el valor optimizado de un resistor de gate estar
fluctuando entre el valor propuesto en la hoja de datos y aproximadamente dos
veces este valor. El valor especificado en la hoja de datos del IGBT es el valor
mnimo de operacin; dos veces la corriente nominal puede ser conmutada bajo
esta condicin de manera totalmente segura (Semikron, 2007).
Si, al dimensionar Rg se decide controlar por separado encendido y apagado, es
decir RgON y RgOFF ser necesario anexar un segundo resistor de gate Rg2 en
serie con un diodo y en paralelo con la Rg1 inicial. Ahora se deduce que,
incrementando Rg1 aumentamos el tiempo de apagado en el IGBT, con esto
disminuiremos el pico de sobrevoltaje en el apagado. Al incrementar Rg2 nos
lleva a aumentar el tiempo de encendido, y con esto la corriente de pico inverso

23
 del diodo de rueda libre disminuir. En la figura 3.10 p o d e m o s observar lo
anteriormente descrito.

Figura 3.10 - R g v s RgON, RgoFF.

La resistencia de gate (Rg) determina el pico de corriente de gate IGM.

Incrementando el pico de corriente de gate p o d e m o s disminuir las prdidas por
conmutacin, as c o m o los tiempos de encendido y apagado del I G B T . El valor m x i m o de
IGM es determinado por el fabricante del optoacoplador en la hoja de datos. Es m u y
importante considerar este valor pico de corriente para no daar la etapa de salida del
driver. Para realizar el clculo del pico de corriente m x i m o de gate IGM (Semikron, 2007).
Utilizamos la siguiente ecuacin:

VgoN Vgo?F
IGM = -- Ecuacin 3.2
Rg + Rg ( m t )

donde:

VgoN es el voltaje de encendido del I G B T , es la magnitud m x i m a del pulso de

disparo hacia gate.
VgoFF es el voltaje de apagado del I G B T . Es el potencial con el cual se m a n d a a
desactivar el I G B T .
R g (int). V a l o r propuesto en la hoja de datos por el fabricante del I G B T .

Para determinar el valor m n i m o del resistor de gate R g (min) utilizamos la

siguiente ecuacin (Semikron, 2007):

Vgou VgoFF
RgCmiri) = : Ecuacin 3.3
IGM

Para realizar el clculo de R g del driver que acondiciona el disparo para el I G B T

utilizamos la siguiente ecuacin (Agilent Technologies, 2002):

Vcc VEE VOL

Rg = Ecuacin 3.4
lOLPEAK

24
 donde:

VCC es el voltaje positivo de la fuente flotada la cual se encargar de disparar el

IGBT.
VEE es el voltaje en el rango de -5 a -15 voltios utilizado para apagar el IGBT.
Proveniente de la fuente flotada. En el presente trabajo el voltaje utilizado para
desactivar el IGBT es de 0 voltios de DC.
VOL parmetro localizado en la hoja de datos del fabricante del driver, se refiere
a Low level output voltage que para el driver analizado de Agilent HCPL-
315J se debe determinar analizando una curva caracterstica, ver figura 3.11
IOLPEAK parmetro localizado en la hoja de datos del fabricante del driver, se
refiere a Low peak output current que para el driver analizado de Agilent
HCPL-315J es de 600mA.

Figura 3.11 - Grfica que relaciona IOLPEAK vs VOL (Electric, 2004).

Conociendo la configuracin tpica del optoacoplador HCPL-315J, as como las

implicaciones de diseo necesarias para su utilizacin como driver, el siguiente paso
natural es plantear la configuracin para poder controlar una pierna del convertidor
completa. Lo anterior se muestra en la figura 3.12.
Para disear la interfaz de un convertidor electrnico de potencia es necesario saber
cuntas seales de control hacia gates del convertidor tendremos. Una vez conocido lo
anterior, se determinarn cuntas fuentes DC-DC flotadas vamos a necesitar para generar
la tensin necesaria, y poder disparar cada IGBT. En el presente desarrollo, los
convertidores a utilizar son un Inversor de Voltaje Trifsico y un Rectificador de Voltaje
Trifsico Controlado. Estas configuraciones tienen 6 IGBTs y por lo tanto 6 seales de
control por cada convertidor. La figura 3.13 muestra la distribucin de fuentes flotadas en
la Interfaz de Potencia de acuerdo a la naturaleza del propio puente trifsico.

25
 Figura 3.12 HCPL-315J de Agilent, configuracin driver por pierna del convertidor.

Figura 3.13 - La configuracin de puente trifsico muestra la distribucin de fuentes flotadas.

26
 En la figura 3.13 observamos que los IGBTs S I , S3 y S5 tienen fuente flotada de
manera independiente para generar la tensin necesaria para poder activar cada gate. A su
vez, los I G B T s inferiores, es decir S4, S6 y S2 tienen una fuente compartida para los tres
dispositivos. Esto se debe, a que existe u n punto en c o m n en el Bus N de la configuracin,
as, la diferencia de potencial se obtiene entre cada gate y el punto N comn a los tres
IGBTs. Caso que no sucede en los IGBTs superiores de la configuracin ya que la
diferencia de potencial se obtiene de manera independiente entre cada gate y emitter de
dichos I G B T s .

3.1.4 FUENTES CONMUTADAS TRACO DC CON VERTER TSM

0515S.

Para el desarrollo de los Convertidores Electrnicos de Potencia fue necesario elegir

una fuente de suministro de tensin de D C aislada que contar con las caractersticas
necesarias para formar parte de la Interfaz de Potencia. Para esto se elige la fuente de
suministro Traco D C Converter T S M 0515S, la cual tiene entre sus principales
caractersticas: aislamiento de I/O de 1000 VDC, alta eficiencia, RoHs Compliant, esquema
de operacin D C - D C converter boost, capacidad de corriente m x i m a de 6 5 m A , 15 voltios
como salida, 1 W de potencia, reduccin de ruido asi c o m o eliminacin de ground loop. El
principio de operacin de esta fuente flotada corresponde a u n e s q u e m a step-up, mejor
conocido c o m o elevador de voltaje.
Para realizar el clculo de eficiencia en un D C - D C converter single, es necesario
aplicar la ecuacin 3.5, la cual relaciona la potencia de salida respecto a la potencia de
entrada (Traco Power, 2008).

Este tipo de convertidor integrado tiene la ventaja de no utilizar elementos externos

para comportarse c o m o boost o elevador de tensin. El nico requisito de operacin es
polarizarlo con +5 voltios y u n capacitor cermico en el orden de los nano Faradios, en
paralelo con la alimentacin, c o m o parte de su configuracin bsica.
Para el uso del Traco Converter como fuente de suministro de D C es importante
considerar que la m x i m a corriente de salida que puede proporcionar este IC es de 6 5 m A , y
el diseador debe asegurarse que el pico de corriente no estar yendo m s all de dicho
valor. U n a alternativa que se tiene para manejar valores mayores de corriente de salida, es
colocar un capacitor electroltico de 2 2 u F polarizado de m a n e r a directa con el pin de salida,
este capacitor a y u d a a ir u n poco ms all del umbral de corriente permitido. Es importante
tener en m e n t e que los convertidores internamente no tienen capacitores electrolticos que
podran almacenar cierta cantidad de energa. Este tipo de IC tiene en su interior capacitores
cermicos o capacitores multicapa, los cuales son m u y rpidos, pero no pueden almacenar
grandes cantidades de energa por un tiempo prolongado. El uso de estos convertidores en
condiciones de sobrecarga afectarn el tiempo de vida del convertidor D C - D C . Si la
condicin de sobrecarga ocurre espordicamente (una vez al m e s , o incluso menos) y por
corto tiempo no se afectar el tiempo de vida de la fuente de D C . (Peder Arpagaus, 2010).

27
La figura 3.14 muestra la configuracin bsica del TRACO Converter TSM 0515S. Esta
configuracin cuenta ya con el elemento electroltico de 22F para incrementar la
capacidad de corriente.

Figura 3.14 - TRACO converter TSM 0515S, Configuracin bsica con capacitor de salida.

3.1. 5 ACONDICIONAMIENTO DE DISPAROS IGBT 2MBI 75N-060.

Es muy importante contar con disparos acondicionados electrnicamente para poder

activar o desactivar cada IGBT de la configuracin. De la consistencia de los pulsos
enviados a los gates, depender la buena implementacin de la estrategia de control y
conmutacin. Debido a la naturaleza de la FPGA los pulsos que recibe la Interfaz de
Potencia son de magnitud 3.3 voltios, y despus de realizado el acondicionamiento, dichos
pulsos alcanzan una magnitud de 14.3 voltios. Este ltimo valor, cumple con lo
recomendado por el fabricante del IGBT 2MBI 75N-060 para la activacin del dispositivo
(Electric, 2004), el cual establece que los pulsos de disparo deben ser de magnitud positiva
en el orden de +15 voltios. E inferior a +18 voltios. La figura 3.15 muestra la magnitud de
los disparos a la salida de la FPGA.

Figura 3.15 - Disparos provenientes de la FPGA. VMAX =3.3 voltios.

28
 En la figura 3.16 podemos observar cmo se incrementa la magnitud de los pulsos
despus de haber sido acondicionados electrnicamente.

Figura 3.16 - Disparos provenientes de la FPGA. VMAX =14.2 voltios.

3.1.6 IMPLEMENTACIN DE LA INTERFAZ ELECTRNICA DE

POTENCIA.
Despus del anlisis y diseo de la Interfaz de Potencia el siguiente paso es la
implementacin fsica. Se busc consolidar un diseo existente, adaptndolo a las
necesidades especificas de los convertidores desarrollados en este trabajo. El software
utilizado para el desarrollo de la Interfaz de Potencia fue Altium Designer, as como
PSPICE 9.1 para simulacin y validacin de principios de operacin.
En la figura 3.17 se muestra el diagrama esquemtico de la interfaz de potencia. Se
puede apreciar la configuracin completa de la estructura FPGA-Buffer-Optoacopladores -
DC-DC Converter-IGBT.
En la figura 3.18 se observa el diseo, en Altium Designer, de la Interfaz de
Potencia. Fue desarrollada en dos capas, con elementos de SMD 0805 y 1206. La figura
3.19 muestra la implementacin fsica. Dicha interfaz se caracteriza por tener led
indicadores por cada seal de disparo, as como cuenta con conectores de potencia de uso
rpido Weidmller. Esta Interfaz de Potencia se construy bajo lineamentos pre-
comerciales.

29
 Rgn
5V Sun Gate Driver Power Converter, Voltage Source Inverter
SN74L06A
Rbun HCPL 315J U
Run
Led Un using HCPL 315J Agilent and DC DC Converter
1 16
1 2 2 15 Cun
Sun Emitter TSM
Nun
3 14
SN74LS06D 6 11 Rgu 100nF Gates IGBTs
5Vgnd
7 10 1
Sup Gate Sup Gate
8 9 Led Up 2
5V 5Vgnd Rup Sun Gate
3
Rbup Sup Emitter Svp Gate
SN74L06B Component_1 Cup 4
Svn Gate
DC DC N 5
5Vgnd Swp Gate
3 4 1 8 6
Nup 100nF Cn Swn Gate
DC DC Up 2 7
5Vgnd
1 8 3 6 Component_1
SN74LS06D Cu 5V
2 7 4 5
100nF
3 6
5V Emitters IGBTs
4 5 Cfn
100nF
1
Sup Emitter
Cfu 2
100nF Sun Emitter
3
Svp Emitter
4
100nF Svn Emitter
Rgvn 5
Swp Emitter
6
5V Svn Gate Swn Emitter
Rbvn HCPL 315J V Led Vn Component_1
SN74L06C Rvn
1 16
Svn Emitter
5 6 2 15 Cvn
Nvn
3 14
SN74LS06D Rgv 100nF
6 11
5Vgnd
7 10
Svp Gate
8 9 Led Vp Seales de Control
5V 5Vgnd Rvp
Rbvp Svp Emitter Nup 1
SN74L06D Component_1 Cvp Nun 2
Nvp 3
9 8
Nvp 100nF Nvn 4
DC DC Vp
5Vgnd Nwp 5
1 8
SN74LS06D Cv Nwn 6
2 7
3 6 Header 6
5V
4 5
100nF
Cfv
5VDC GND
Rgwn 1
100nF 5V
2
5V Swn Gate 5Vgnd
Rbwn HCPL 315J W Led Wn Component_1
SN74L06E Rwn
1 16
Swn Emitter
11 10 2 15 Cwn
Nwn
3 14 Ventilador
1
SN74LS06D 6 11 Rgw 100nF 2
5Vgnd
7 10
Swp Gate
8 9 Led Wp
5V 5Vgnd Rwp Component_1
Rbwp Swp Emitter
SN74L06F Component_1 Cwp

13 12
Nwp 100nF
DC DC Wp
5Vgnd
1 8
SN74LS06D Cw 2 7
3 6
5V
4 5
100nF
Cfw

100nF

Figura 3.17 - Diagrama esquemtico de la interfaz de potencia.

Figura 3.18 - Diseo en Altium Designer, 2 Capas. Interfaz de Potencia.

30
 Figura 3.19 - Interfaz de Potencia para convertidores electrnicos.

Figura 3.19 a Traco DC Converter TSM 0515S optoacoplador Agilent HCPL-315J.

Para este desarrollo se construyeron dos interfaces de potencia. Una para el Inversor
de Voltaje Trifsico y otra para el Rectificador de Voltaje Trifsico. Ambos diseos fueron
probados en el Power Electronics Lab del ITESM para validar su correcta implementacin,
as como su correcto funcionamiento bajo condiciones de operacin, propias de un
convertidor electrnico de potencia.

31
3.2 CIRCUITOS DE PROTECCIN PARA CONVERTIDORES
ELECTRNICOS DE POTENCIA.

Los circuitos Snubber pueden ser clasificados en dos tipos: Individual y Lump. El
Snubber del tipo individual es conectado a cada IGBT, mientras el Snubber del tipo Lump,
es conectado entre el Bus de Corriente Directa y tierra para una proteccin centralizada
(Electric, 2004).

Ejemplos de Circuitos Snubber del tipo Individual son:

RCD Snubber Circuit.
Charge and Discharge RCD Snubber Circuit.
Discharge Suppressing RCD Snubber Circuit.

Circuitos Snubber del tipo Lump:

C Snubber Circuit.
RCD Snubber Circuit.

Para este proyecto, se decide utilizar el Snubber del tipo individual llamado
Discharge Suppressing RCD por las siguientes razones:

- Al ser una proteccin del tipo individual en caso de presentarse alguna falla o se
necesite reparar el Snubber, ser relativamente sencillo localizar el problema.
- Esta configuracin es recomendada para ser utilizada en altas frecuencias de
conmutacin.
- Las prdidas por disipacin de potencia en el Snubber son muy pequeas.
- Esta configuracin es recomendada por Fuji Electric para su utilizacin en
Inversores de Voltaje Trifsicos (Electric, 2004).
- Este tipo de Circuito Snubber es el ms apropiado para ser utilizado con IGBTs
(Electric, 2004).

La figura 3.20 muestra la configuracin del Discharge Suppressing RCD Snubber

para una sola pierna del Convertidor Electrnico de Potencia. Una vez definido el tipo de
proteccin a utilizar es necesario analizar el clculo de los componentes del Snubber, as
como sus parmetros fundamentales de operacin. La figura 3.21 muestra las formas de
onda de corriente y voltaje en el momento de apagado del IGBT (Electric, 2004).
De la figura 3.21 se describe la nomenclatura para la mejor apreciacin de las
distintas situaciones mostradas en la grfica.

VCESP: Pico de Voltaje en el IGBT en el momento de apagado.

VCEP: Pico de Voltaje del Capacitor del Snubber.
Io: Corriente del colector en el momento de apagado.
IC: Corriente de colector del IGBT.
VCE: Voltaje colector-emisor del IGBT.

32
 BUS P

2MBI 75N 060

D1A

D1 C1

R1

C4 R4

D4

D4A

BUS N

Figura
ura 3.20 - Discharge Suppressing RCD Snubber Circuit.

Figura 3.21 - Formas de onda de voltaje y corriente en el apagado del IGBT.

El pico
ico de voltaje del IGBT en el momento de apagado se calcula mediante la
siguiente ecuacin: VCESP

donde:

Ed es el Bus
us de DC.
VFM es el parmetro transient forward voltage drop en el diodo del Snubber. El
valor de referencia para este parmetro es
es: 600 voltios clase:: 20 a 30 voltios
volt y
1200 voltios clase
clase: 40 a 60 voltios.

33
 Ls es la inductancia del cableado del Snubber. Para el clculo del valor de Ls es
necesario medir el cableado del Snubber y considerando u n valor aproximado de
5 n H / c m se calcula la inductancia del cableado.
dlc/dt es el m x i m o cambio en la corriente d e colector en el m o m e n t o de
apagado del I G B T .
El valor necesario de capacitancia Cs del Snubber se calcula utilizando la siguiente
ecuacin: C s

Ecuacin 3.7

U n a v e z calculado del capacitor Cs del Snubber, el siguiente paso de diseo es

determinar el valor del resistor R s , el cual tiene c o m o principal actividad descargar la
energa contenida en el capacitor antes de que el siguiente I G B T se apague.
Para descargar al m e n o s el 9 0 % de la energa contenida en el capacitor, se debe
utilizar la siguiente frmula para estimar el valor del resistor del Snubber:

Ecuacin 3.8

Si la resistencia del Snubber se ajusta a un valor m u y bajo, la corriente del circuito

Snubber comenzar a oscilar y la corriente de pico de colector en el I G B T que se apagar
incrementar.
Para el clculo de la potencia disipada por el Snubber se utilizar la siguiente
ecuacin:

Ecuacin 3.9

Para la seleccin del diodo del Snubber es importante tener en mente las siguientes
recomendaciones del fabricante (Electric, 2004):

El parmetro de transient forward voltage drop en el diodo puede causar picos

de voltaje en el I G B T que se apagar.
Si el parmetro reverse recovery time del diodo del Snubber es m u y grande las
prdidas por disipacin de potencia sern tambin m u y grandes cuando se
c o n m u t e a frecuencias elevadas.
Se debe seleccionar un diodo para el Snubber que tenga low transient forward
voltage, y u n pequeo short reverse recovery time.

E n la figura 3.22 se muestra el diagrama esquemtico Discharge Suppressing RCD

Snubber Circuit. E n la figura 3.23 se observa el diseo en Altium Designer del Snubber, el
cual fue diseado en dos capas de circuito impreso y agujeros metalizados.

34
Co IGBT1 Co IGBT3 Co IGBT5

C SN 1 C SN 3 C SN 5
Cap Cap
.1 uF

R SN4 R SN6 R SN2

Res Res Res

D SN1 D SN3 D SN5

R SN1 R SN4a R SN3 R SN6a R SN5 R SN2a

Res Res Res Res Res Res

Emi IGBT1 Emi IGBT3 Emi IGBT5

Co IGBT 4 Co IGBT 6 Co IGBT 2

R SN1a R SN3a R SN5a
Res Res Res

D SN4 D SN6 D SN2

C SN 4 C SN 6 C SN 2
Cap Cap Cap

Emi IGBT4 Emi IGBT6 Emi IGBT2

Emi IGBT1

Emi IGBT4

Emi IGBT3

Emi IGBT6

Emi IGBT5

Emi IGBT2
Co IGBT 4

Co IGBT 6

Co IGBT 2
Co IGBT1

Co IGBT3

Co IGBT5

Circuito de proteccin.

Para el VSI,

Circuito obtenido de app de FUJI ELECTRIC

6
5
4
3
2
1

6
5
4
3
2
1

Discharge Suppressing RCD Snubber Circuit

S1 S4 S3 S6 S5 S2
Conector Weidmuller Conector Weidmuller

Figura 3.22 - Circuito esquemtico Discharge Suppressing RCD Snubber. Desarrollado en Altium Designer.

Figura 3.23 - Diseo de PCB Circuito Discharge Suppressing RCD Snubber.

35
 En la figura 3.24 se muestra el Discharge Suppressing RCD Snubber implementado
fsicamente. Esta proteccin se caracteriza por contar con componentes dimensionados de
acuerdo a los requerimientos de cada convertidor electrnico de potencia utilizado en este
trabajo. Este circuito de proteccin fue construido bajo lineamentos pre-comerciales.

Figura 3.24 - Implementacin fsica Circuito Discharge Suppressing RCD Snubber.

Figura 3.24a - Discharge Suppressing RCD Snubber vista lateral. Componentes de potencia.

36
3.3 PUENTE TRIFSICO. CONSTRUCCIN UTILIZANDO IGBTs
2MBI 75N-60.
Recordando la descripcin dada en la figura 3.1, donde se muestra el hardware
necesario para la puesta en marcha del Back to Back Converter, solo falta entrar en detalle
en la construccin del Puente Trifsico, el cual, es parte crucial del hardware de potencia,
debido a que en el puente se determina el tipo de elemento de potencia a conmutar, sus
caractersticas y se dimensiona el convertidor electrnico.
En cuanto a construccin se refiere, el hardware para el Inversor Trifsico de
Voltaje y el Rectificador de Voltaje Trifsico Controlado, es el mismo. La nica diferencia
es el tipo y la distribucin de la tensin entrante a cada convertidor, es decir, en el VSI slo
entra tensin de DC por medio de un Bus PN y se obtiene una salida trifsica de la unin
emisor colector de cada pierna. Mientras que el rectificador recibe alimentacin de CA
trifsica en cada unin emisor colector y se obtiene una salida de DC en los puntos de unin
P y N del convertidor electrnico. La figura 3.25 muestra el circuito esquemtico del
Rectificador de Voltaje Trifsico Controlado y la figura 3.26 muestra el circuito
esquemtico del Inversor de Voltaje Trifsico.
L1

L2

L3
SWL1

SWL2

SWL3

BUS P

QRE1 QRE3 QRE5

QRE4 QRE6 QRE2

BUS N

Figura 3.25 - Circuito esquemtico, Rectificador de Voltaje Trifsico Controlado.

BUS P

S1 D1 S3 D3 S5 D5

Out A Out B Out C

S4 D4 S6 D6 S2 D2

BUS N

Figura 3.26 - Circuito esquemtico, Inversor de Voltaje Trifsico.

37
3.3.1 DISPOSITIVO ELECTRNICO DE POTENCIA.
Para realizar una buena eleccin, entre qu interruptor electrnico utilizar como
elemento para convertidores de potencia debemos tener en cuenta varios aspectos que nos
darn claridad al momento de realizar la eleccin. Estos criterios para la seleccin de los
dispositivos son:

Rango de voltaje y corriente mxima que se estar conmutando.

Frecuencia de conmutacin a la cual se estar operando.
Aplicacin del convertidor electrnico de potencia.
Velocidad de conmutacin requerida.
Tipo de activacin del dispositivo electrnico. Pulso positivo, Accionamiento
por Voltaje, Corriente o Accionamiento con 0 voltios.

La figura 3.27 muestra los principales dispositivos utilizados en convertidores electrnicos

de potencia.

MOSFET-N IGBT BJT

Figura 3.27 - Dispositivos electrnicos de Potencia.

De los tres elementos mencionados en la figura 3.27, es necesario destacar la

manera en cmo se realiza el control de cada uno de ellos, es decir qu tipo de seal de
control necesitan para activarlos, de qu magnitud es dicho pulso, y algunas caractersticas
de operacin. Por lo anterior enseguida se describirn aspectos fundamentales del MOSFET
de Potencia, asi como del IGBT que son los dos dispositivos comnmente utilizados en los
convertidores de potencia implementados en este proyecto.

IGBT (Insulated Gate Bipolar Transistor): Es un dispositivo controlado por

voltaje. Para activarse requiere un voltaje sostenido alrededor de +15 voltios
aplicado en VGE, mientras que para desactivarse es necesario un voltaje en el
rango de -5 a -15 voltios. Su velocidad de conmutacin es en el orden de
decenas de kHz, siendo ms rpido que un BJT, pero ms lento que un
MOSFET. En cuanto a sus niveles de corriente y voltaje es mucho ms robusto
que un MOSFET, pero menos que un BJT. Lo anterior se debe a que el IGBT
combina las principales caractersticas de un dispositivo MOSFET con un BJT
(Rashid, Electrnica de Potencia. Circuitos, Dispositivos y Aplicaciones, 2004).

38
 MOSFET (Metal Oxide Semiconductor Field Effect Transistor): Es un
dispositivo de potencia que conmuta a gran velocidad. Y con un rango de
potencia media. Para su activacin es necesario conocer qu tipo de MOSFET
vamos a utilizar, esto es debido a que existen dos tipos: MOSFET de tipo
enhancement y MOSFET del tipo depletion (ver figura 3.28) y dependiendo del
tipo de dispositivo es la magnitud del pulso de activacin. El MOSFET
enhancement permanece apagado con 0 voltios aplicados en gate mientras que
con un pulso positivo de magnitud adecuada enciende el MOSFET. En cuanto al
MOSFET del tipo depletion, permanece encendido con 0 voltios en gate y el
voltaje de gate a source puede ser positivo o negativo. Podemos hacer la
siguiente analoga: un MOSFET del tipo enhancement es equivalente a un
interruptor normalmente abierto, mientras que un MOSFET del tipo depletion es
equivalente a un interruptor normalmente cerrado.

MOSFET-N- ENHANCEMENT MOSFET-N - DEPLETION

Figura 3.28 - Tipos de MOSFETs utilizados en Electrnica de Potencia.

Despus de analizar las principales caractersticas de los dispositivos de potencia

utilizados en convertidores electrnicos, se decide implementar el Inversor de Voltaje
Trifsico y el Rectificador de Voltaje Trifsico Controlado utilizando IGBTs de Fuji
Electric Modulares 2MBI 75N-060. Esta decisin se debe a que la aplicacin del Back to
Back Converter requiere contar con elementos de potencia que se distingan por tener buena
velocidad de conmutacin, as como robustez en sus niveles mximos de voltaje y corriente
a conmutar. As mismo, un factor determinante para la eleccin de IGBTs sobre MOSFETs
es la manera en cmo se activa y desactiva este componente. Ya que es relativamente
sencillo activar el dispositivo electrnico utilizando pulsos positivos de +15 voltios y
desactivarlo mandando 0 voltios a VGE.
A continuacin se describir a fondo la estructura, composicin interna y
caractersticas principales de los IGBTs al ser utilizados en los Convertidores Electrnicos
de Potencia.

3.3.2 IGBT (INSULATED GATE BIPOLAR TRANSISTOR).

El IGBT es un dispositivo diseado para conmutar a gran velocidad y ser controlado
por voltaje en gate, como un MOSFET. Adems posee una capacidad de manejo de altos
niveles de voltaje y corriente como un transistor bipolar. La figura 3.29 muestra los lmites
actuales de la tecnologa IGBT (Neacsu, Power Switching Converters, 2006).

39
 Figura 3.29 - Tecnologia IGBT.

La estructura interna del IGBT es similar a la estructura del MOSFET de potencia,

la nica diferencia es que en la parte del drain, se agrega una capa extra de material p+. En
la figura 3.30 podemos apreciar la estructura interna de ambos dispositivos de potencia.

Figura 3.30 - Estructura Interna MOSFET de Potencia, IGBT (Electric, 2004).

El IGBT es un dispositivo controlado por voltaje. El circuito equivalente es un

transistor monoltico BiMOS, en el cual un transistor BJT pnp y un MOSFET de potencia,
que son conectados en configuracin Darlington. Aplicando un escaln positivo entre gate
y emitter de la configuracin se encender el MOSFET, lo que provocar una condicin de
baja resistencia entre la base y el colector del Transistor pnp, de tal modo que el transistor
se encender. Caso contrario sucede cuando se extingue el escaln positivo entre gate y
emitter, el MOSFET se apagar, causando que la corriente de base del transistor se vaya a
cero y apagara de igual manera el Transistor. Con esto podemos comprobar que el IGBT se

40
puede controlar por voltaje, al igual que el MOSFET. Figura 3.31 muestra el circuito
equivalente del IGBT.
Colector

Gate

Emitter

Figura 3.31 - Circuito Equivalente IGBT.

Como en el MOSFET de Potencia, un pulso positivo entre gate y emitter provoca

que una corriente fluya a travs del IGBT, encendindolo. Cuando el IGBT est en
condicin de encendido, portadores positivos son inyectados de la capa p+ en el lado del
colector a la capa base n (ver figura 3.30), de tal modo que se fuerza la conductividad. Esto
lleva al IGBT a alcanzar un valor de RON mucho menor que el del MOSFET. Este
parmetro RON es sumamente importante debido a que un dispositivo con baja RON tiene
una disipacin de potencia interna baja y una baja cada de voltaje en el estado de
encendido.
El siguiente paso en el anlisis del IGBT como elemento de potencia, fundamental
en convertidores electrnicos, es determinar la manera en cmo se activar el dispositivo,
es decir magnitud y polaridad de pulsos. Es importante recordar que el IGBT es un
dispositivo controlado por voltaje, y esta diferencia de potencial directamente se aplica
entre las terminales de gate y emitter del dispositivo. En seguida se presentarn las
recomendaciones hechas por Fuji Electric para control de IGBTs (Electric, 2004).

VGE (ON STATE): Un valor recomendado para el pulso positivo de encendido es de

VGE = +15 voltios. Es importante tener en mente las siguientes recomendaciones, antes de
establecer esta magnitud como mximo del pulso de DC que controlar el gate.

Al ajustar +VGE se debe de recordar que siempre se debe mantener el pulso por
debajo de VGES = 20 voltios que es el mximo permitido en VGE.
Se recomienda que las fluctuaciones de la fuente de voltaje, se mantengan como
mximo en un rango de 10%.
El tiempo de encendido y las perdidas por conmutacin aumentan al incrementar
ligeramente VGE.

41
 VGE (OFF STATE): El valor recomendado para apagar el IGBT va desde un
rango de -5 hasta -15 voltios de VGE.

Al ajustar -VGE se debe de recordar que siempre se debe mantener el pulso por
debajo de VGES = 20 voltios que es su mximo permitido en VGE.
Se recomienda que las fluctuaciones de la fuente de voltaje, se deben mantener
como mximo en un rango de 10%.
Las caractersticas de apagado del IGBT dependen en gran medida de -VGE,
especialmente cuando la corriente del colector est comenzando a disminuir. En
consecuencia un -VGE ms grande disminuir el tiempo de conmutacin y las
prdidas por conmutacin tambin comenzarn a disminuir.

La figura 3.32 (Electric, 2004) muestra la polarizacin del IGBT con pulso positivo
para encendido y con pulso negativo para el apagado del dispositivo.

Figura 3.32 - Pulso aplicado a VGE para encender y apagar el IGBT.

Una vez completado el anlisis de las caractersticas principales del IGBT como
dispositivo de potencia, se presentarn las principales caractersticas del IGBT Modular de
Fuji 2MBI 75N-060 (Electric, 2004). El dispositivo de potencia tiene la principal
caracterstica que es un arreglo de IGBTs el cual est diseado para funcionar como una
pierna de un Convertidor Electrnico de Potencia. Este es uno de los denominados IGBTs
modulares de Fuji. La figura 3.33 muestra el circuito esquemtico correspondiente a este
dispositivo. Las principales caractersticas de este IGBT modular se presentan a
continuacin:

Reverse Bias Safe Operating Area (RBSOA): area cuadrada.

Voltaje de saturacin pequeo.
Disipacin total de potencia reducida.
Inductancia parsita interna minimizada.
Entre sus mltiples aplicaciones destacan: circuitos de conmutacin de alta
potencia, control de motores de AC, control de motores de DC y UPS.

42
 Figura 3.33 - Circuito Esquemtico IGBT Modular 2MBI75N060.

La figura 3.34 muestra las dimensiones fsicas del IGBT modular de Fuji Electric
implementado en esta tesis y tambin podemos observar fsicamente el componente.

Figura 3.34 - Dimensiones del IGBT 2MBI 75N-060, vista lateral.

La tabla 3.1 muestra las principales especificaciones elctricas del componente.

Tabla 3.1 - Caractersticas Elctricas IGBT 2MBI 75N-060.

43
 La tabla 3.2 muestra los niveles de operacin mximos permitidos del IGBT.

Tabla 3.2 - Maximos niveles de operacin IGBT 2MBI 75N-060.

3.3.3 PUENTE INVERSOR DE VOLTAJE TRIFSICO.

El hardware del Inversor de Voltaje Trifsico se realiz bajo la topologa

caracterstica de este tipo de convertidor electrnico. El cual se caracteriza por recibir como
entrada de Directa y se obtiene como salida una respuesta trifsica cuasi sinusoidal. La
figura 3.35 muestra el circuito esquemtico de la implementacin del VSI.

0 IGBT MODULE U 0 IGBT MODULE V 0 IGBT MODULE W

P Vdc

S1 S3 S5
1 1 1
Sup Gate Svp Gate Swp Gate

2 2 2
Sup Emitter Svp Emitter Swp Emitter
3 3 3
Output Phase U1 Output Phase V1 Output Phase W1

S4 S6 S2
4 4 4
Sun Gate Svn Gate Svn Gate

5 5 5
Sun Emitter Svn Emitter Svp Emitter
6 6 6
2MBI 75N-060 2MBI 75N-060 2MBI 75N-060

N Vdc

Figura 3.35 - Circuito esquemtico Inversor de Voltaje Trifsico.

Los diseos y circuitos esquemticos fueron realizados utilizando el software Altium

Designer. Las figuras 3.36, 3.36a, 3.36b muestran la evolucin la implementacin fsica
del Inversor de Voltaje Trifsico. Es importante mencionar que este convertidor electrnico

44
se dise pensando formar parte del sistema Back to Back Converter por lo que fue parte
del diseo implementar con componentes, software, e interfaces de alta calidad y siempre
teniendo en mente un objetivo pre-comercial. El resultado de lo anterior es el siguiente
hardware.

Figura 3.36 - Inversor de Voltaje Trifsico versin 1.0.

Figura 3.36a - Inversor de Voltaje Trifsico versin 2.0.

45
 Figura 3.36b - Inversor de Voltaje Trifsico versin 3.0

Los diseos presentados en las figuras 3.36, a, b muestran la evolucin del Inversor de
Voltaje Trifsico el cual se dise siempre pensando que sera parte del sistema Back to
Back Converter. Al momento de disear se utilizaron elementos, as como componentes
totalmente comerciales para poder reproducir el VSI en cualquier momento. Con este tipo
de esfuerzos se lleg a nivel prototipo pre-comercial.

46
3.3.4 PUENTE RECTIFICADOR DE VOLTAJE TRIFSICO
CONTROLADO.
El hardware del Rectificador de Voltaje Trifsico Controlado se realiz bajo la
topologa caracterstica de este tipo de convertidor electrnico. Se caracteriza por
suministro trifsico y se obtiene como salida una tensin de DC controlada. La figura 3.37
muestra el circuito esquemtico diseado en Altium Designer.

0 IGBT MODULE U 0 IGBT MODULE V 0 IGBT MODULE W

P Vdc

S1 S3 S5
1 1 1
Sup Gate Svp Gate Swp Gate

2 2 2
Sup Emitter Svp Emitter Swp Emitter
3 3 3
In_L1 In_L2 In_L3

S4 S6 S2
4 4 4
Sun Gate Svn Gate Svn Gate

5 5 5
Sun Emitter Svn Emitter Svp Emitter
6 6 6
N Vdc
2MBI 75N-060 2MBI 75N-060 2MBI 75N-060

Figura 3.37 - Circuito esquemtico Rectificador de Voltaje Trifsico Controlado.

La figura 3.38 muestra la implementacin fsica del Rectificador de Voltaje

Trifsico Controlado. En la imagen observamos el puente rectificador construido con
IGBTs modulares, la interfaz de potencia y las protecciones. Es importante mencionar que
este convertidor electrnico tambin se construy con componentes comerciales y siempre
se tuvo en mente formar parte del sistema Back to Back Converter, por lo que la
implementacin final del hardware se hizo a nivel prototipo pre comercial considerando
el volver a replicar este convertidor para fines acadmicos y comerciales. En el ltimo
apartado de este captulo se explica a detalle la implementacin fsica del banco de pruebas
y sus distintos modos de operacin.

47
 Figura 3.38 - Implementacin fsica. Rectificador de Voltaje Trifsico Controlado.

3.4 IMPLEMENTACIN FSICA BACK TO BACK CONVERTER,

BANCO DE PRUEBAS.
Como parte del objetivo fundamental del presente trabajo, se plante el desarrollar
el convertidor Back to Back a nivel hardware y software. Enseguida se describe la
funcionalidad hardware, es decir, del banco de pruebas implementado, as como se explica
la distribucin y la correcta manipulacin del hardware. No olvidando que el presente
trabajo busca desarrollar una plataforma de trabajo e investigacin para miembros del
Grupo de Electrnica de Potencia del ITESM.
Durante el proceso de diseo del Banco de Pruebas Back to Back Converter, se
busc tener mxima utilizacin y flexibilidad en el uso de los dos convertidores
electrnicos de potencia que lo conforman. Con esto se establece la posibilidad de utilizar
ambos convertidores por separado, as como en conjunto, formando el convertidor
principal. La figura 3.39 describe la funcionalidad del Convertidor.

48
 Prueba de
estrategias de Funcionalidad>>
conmutacin

Prueba de
estrategias de
Bus P
conmutacin

Rectificador Inversor de
Voltaje
DC DC Converters

Bus N
Otras fuentes de
energa que
Panel Solar produzcan CD

BUS de CD Disponible

Figura 3.39 - Diagrama que muestra la flexibilidad de la topologa planteada.

Podemos observar ambos convertidores como entidades independientes dentro del

banco de pruebas. El hecho de contar con un interruptor en serie con el Bus PN permite
utilizar ambos convertidores por separado o bien utilizarlos en conjunto. Entre las posibles
aplicaciones que se pueden obtener de este banco de pruebas son las siguientes:

En el lado del Rectificador de Voltaje Trifsico Controlado.

Manipulacin del Rectificador de Voltaje Trifsico de manera independiente.
Pruebas de algoritmos de conmutacin y control.
Utilizacin del convertidor electrnico como fuente de DC.
Convertidor electrnico del tipo acadmico, es decir orientado a la demostracin
de conceptos a estudiantes.
En el lado del Inversor de Voltaje Trifsico (VSI).
Manipulacin del VSI de manera independiente.
Prueba e implementacin de distintos algoritmos de conmutacin y control.
Utilizacin como Drive de Motores Trifsicos.
Experimentacin con distintas fuentes de DC en el Bus principal, DC-DC
Converters, Paneles Solares, etc.
Utilizacin del convertidor electrnico como UPS.
Convertidor electrnico del tipo acadmico, es decir orientado a la demostracin
de conceptos a estudiantes.
49
 Utilizando ambos convertidores en conjunto, formando el Back to Back Converter.
Implementacin de algoritmos de control orientados a control de flujo de
potencia bidireccional.
Implementacin de estrategias de control para utilizar el convertidor Back to
Back como parte de un sistema de generacin de energa elctrica a partir del
viento.
Convertidor electrnico como herramienta de desarrollo e investigacin para
estudiantes de posgrado con orientacin en Electrnica de Potencia.
Este Convertidor Electrnico de Potencia tiene la suficiente robustez para ser
utilizado para concursar por recursos econmicos en alguna contienda Nacional
de Ciencia y Tecnologia y llevarlo a un modelo comercial.

El figura 3.40 muestra el diagrama esquemtico muestra la topologa completa de

Back to Back Converter. Se puede apreciar el interruptor en el Bus PN el cual nos da la
funcionalidad necesaria para poder conseguir todas las aplicaciones antes mencionadas.
L1,45

L2,46

L3,47

5-12-17
28-35-40

P_VSI
47

22
P_R
SWP+
SWL1

SWL2

SWL3

R_Co IGBT1 R_Co IGBT3 R_Co IGBT5 Co IGBT1 Co IGBT3 Co IGBT5

QRE1 QRE3 QRE5 QVSI1 QVSI3 QRVSI5

24 31 44 1 8 21

25-30 32-37 38-43 C DC Link Out_A Out_B

xuF Emi IGBT1 Emi IGBT3 Emi IGBT5
2-7 9-14 15-20
R_Emi IGBT1 R_Emi IGBT3 R_Emi IGBT5 Co IGBT 4 Co IGBT 6 Co IGBT 2
R_Co IGBT 4 R_Co IGBT 6 R_Co IGBT 2
QRE4 QRE6 QRE2 QVSI4 QVSI6 QVSI2
27 34 41 4 11 18
N_R

Emi IGBT4 Emi IGBT6 Emi IGBT2

26 33. 42
SWN-
R_Emi IGBT4 R_Emi IGBT6 R_Emi IGBT2 3 10 19
48

23

29-36-39
6-13-16
N_VSI
C trl_GND
C trl_5VDC

R _Em i IGB T1

R _Em i IGB T4
R _Em i IGB T3

R _Em i IGB T6
R _Em i IGB T5
R _Em i IGB T2
R _C o IGB T 4

R _C o IGB T 6

R _C o IGB T 2
R _C o IGB T1

R _C o IGB T3

R _C o IGB T5

Em i IGB T1

Em i IGB T4
Em i IGB T3

Em i IGB T6

Em i IGB T5
Em i IGB T2
C o IGB T 4

C o IGB T 6

C o IGB T 2
P_VSI
N_VSI
L1
L2
L3

Out_A
P_R
N_R

Out_B
Out_C

C o IGB T1

C o IGB T3

C o IGB T5
6
5
4
3
2
1

6
5
4
3
2
1

6
5
4
3
2
1

6
5
4
3
2
1

S1_R S4_R S3_R S6_R S5_R S2_R S1 S4 S3 S6 S5 S2

12
11
10
9
8
7
6
5
4
3
2
1

Conector Weidmuller_R Conector Weidmuller Conector Weidmuller Conector Weidmuller

P_EXT Conectores Snubber Rectificador Conectores Snubber VSI

CLEMA de POTENCIA EXTERNA

Figura 3.40 - Circuito esquemtico que muestran la topologa del Back to Back Converter.

50
 La figura 3.41 muestra la versin final del banco de Pruebas Back to Back
Converter. En el cual podemos observar ambos convertidores electrnicos, cada uno con su
interfaz de potencia, asi como su respectiva proteccin Discharge Suppressing RCD
Snubber. Adems es importante mencionar que el diseo cuenta con clemas y conectores de
uso rpido de potencia. Lo anterior debido a que se busc robustecer el convertidor para
poder ser utilizado en pruebas de concepto con la seguridad de que el hardware est bien
protegido.

Figura 3.41 - Banco de Pruebas Back to Back Converter.

La figura 3.42 detalla los componentes principales del Convertidor as como su

localizacin fsica en la implementacin final.

51
 Puente Rectificador, IGBTs VSI, IGBTs

Snubber
Snubber

Interfaz de
Potencia
Interfaz de Switch principal
Potencia 3 Switch BUS Puntos de Redundancia
PN De IN &OUT
Figura 3.42 - Localizacin Fsica de los Componentes del Banco de Pruebas Back to Back Converter.

En la figura 3.42 se aprecia el bloque de redundancia, el cual contiene las entradas y

salidas de ambos convertidores de manera focalizada, esto, para un mejor manejo del
hardware. La figura 3.43 muestra la distribucin de terminales del bloque de redundancia.
Ctrl_GND
Ctrl_5VDC
P_VSI
N_VSI
L1
L2
L3

Out_A
P_R
N_R

Out_B
Out_C
12
11
10
9
8
7
6
5
4
3
2
1

P_EXT
CLEMA de POTENCIA EXTERNA

Figura 3.43 - Bloque de redundancia. Localizacin de terminales.

52
 CAPTULO 4
SPACE VECTOR MODULATION, SVM. IMPLEMENTACIN DE LA
TCNICA DE CONMUTACIN

4.1 FUNDAMENTOS DE SVM.

Space Vector Modulation se ha convertido en el estndar para los Convertidores

Electrnicos de Potencia (Neacsu, Space Vector Modulation, An Introduction, 2001).
Muchas investigaciones alrededor del tema, han llevado a innumerables avances y
perfeccionamientos de la tcnica. En un principio, el SVM era aplicado slo en Inversores
de Voltaje Trifsico. Ahora, ha sido llevado a mltiples topologas trifsicas como: AC/DC
Voltage Source Converter, DC/AC Current Source Converter, Convertidores Trifsicos
Resonantes, Convertidores Multinivel, Convertidores Matriciales, por mencionar solo
algunas (Neacsu, Power Switching Converters, 2006).

4.1.1 TERIA.

Cualquier sistema trifsico definido por Ua(t), Ub(t) y Uc(t) puede ser representado
nicamente por un vector rotativo Us de la siguiente manera:

2
Gs  HUa*t. ) aUb*t. ) aUc *t. J Ecuacin 4.1
3

donde:

9s 
K N
LM

9s 
K N
OM

Dado un sistema trifsico, la representacin vectorial se consigue mediante la

siguiente transformacin:

1 1
P 2 T1 
2

2 W
X Ua
: = S Y Ub Z Ecuacin 4.2
PQ 3S 3 3 W Uc
R0 2

2 V

Donde (A, A) forman un sistema ortogonal de dos fases, y 9s = A + jA. Un

vector puede ser nicamente definido en el plano complejo por estos componentes. Ver
figura 4.1.

53
Figura 4. 1 - Sistema trifsico y su representacin Vectorial (Neacsu, Space Vector Modulation, An Introduction, 2001).

Esto resulta en una correspondencia entre el vector espacial, en el plano complejo y

el sistema trifsico. Una de las principales ventajas de utilizar esta representacin
matemtica, es el anlisis del sistema trifsico como un todo, y as, evitar el anlisis por
fase. Adems esta representacin vectorial es la base para los algoritmos de control de
drives elctricos, AC/DC Converters, asi como sistemas de filtrado activo, basados en las
componentes de potencia instantnea teora p-q (Neacsu, Space Vector Modulation, An
Introduction, 2001). Todos estos sistemas usan algoritmos PWM en la etapa final de
control.

4.1.2 PRINCIPIO DE SVM.

La figura 4.2 muestra la configuracin bsica del Inversor de Voltaje Trifsico,

podemos observar a los seis IGBTs, que al conmutar bajo este esquema de modulacin,
construyen la forma de onda sinusoidal trifsica de salida. Es importante mencionar que por
cada pierna del VSI, podemos tener un IGBT encendido, mientras que el otro restante
siempre estar en condicin complementaria. Esto es para contar con una proteccin
natural contra corto circuito, ya que al estar los dos interruptores encendidos el bus de
corriente directa que alimenta al inversor se pone en corto circuito

Figura 4. 2 - Inversor de Voltaje Trifsico, IGBTs funcionando como interruptores.

54
 A partir de la topologa anterior, se puede deducir que se tienen ocho posibles
combinaciones utilizables de interruptores. Seis denominados vectores activos, los cuales
aplican voltaje a la carga y dos que entregan cero voltios a la carga, estos ltimos se
conocen c o m o vectores nulos.

Los voltajes de lnea a neutro y de lnea a lnea, en la topologa del Inversor de

Voltaje Trifsico son presentados en la tabla 4 . 1 .

Tabla 4.1 - Vectores activos y nulos, voltajes de lnea a neutro, y voltajes de lnea a lnea.

Realizando u n a comprobacin por anlisis de circuitos elctricos de la combinacin

de interruptores [ 1 0 0] correspondiente al vector 2, determinamos que:

Figura 4.3 - Configuracin de interruptores correspondiente a V2, asi como anlisis por circuitos equivalentes.

55
 E n las figura 4.4 y 4.4a se muestran los vectores activos y nulos aplicados al
Inversor de Voltaje Trifsico, es importante recordar que los dispositivos electrnicos de
potencia son utilizados c o m o interruptores ideales.
[000] [011]

Figura 4. 4 - Vectores Vo, V 2 , Vs, V.

56
 [110] [101]

+ +
S1 S3 S5 S1 S3 S5

VDC VDC

S4 S6 S2 S4 S6 S2

- -

A B C A B C

[010] [111]

+ +
S1 S3 S5 S1 S3 S5

VDC VDC

S4 S6 S2 S4 S6 S2

- -

A B C A B C

Figura 4. 4a - Vectores V1, V3, V4, V7.

Space Vector Modulation, SVM, se refiere a una tcnica de conmutacin que realiza
evaluaciones del sistema trifsico de referencia, para encontrar su Vector Resultante, el cual
se localiza, y se promedia con sus vectores adyacentes, para posteriormente aplicar los
tiempos resultantes de la promediacin, a las secuencias de conmutacin adecuadas para
entregar un voltaje sinusoidal trifsico, despus de aplicar esta secuencia de conmutacin,
se vuelve a evaluar el sistema trifsico y la secuencia vuelve a comenzar.
La tcnica de conmutacin SVM, al ser implementada en un Inversor de Voltaje
Trifsico permite obtener como resultado, una menor distorsin armnica en los voltajes y
corrientes de salida, adems permite una mejor utilizacin del bus de directa, llegando a
obtener mejores resultados que la modulacin PWM Sinusoidal.
Space Vector es una representacin simultnea del comportamiento del sistema
trifsico. Es una variable compleja y es funcin del tiempo. Este mtodo de PWM, es
utilizado en control vectorial y en aplicaciones que utilicen el control directo de torque en
drives. Para solucionar el SVM, es necesario conocer las ecuaciones de voltaje en el marco
de referencia ABC y realizar la transformacin correspondiente al marco de referencia
estacionario dq. Ver Figura 4.5.

57
 Figura 4. 5 - Marco referencia ABC, transformacin dq.

Como resultado de estas transformaciones se tienen seis vectores activos y dos

nulos. Los vectores activos forman la trayectoria caracterstica del SVM, y estos vectores
suministran tensin a la carga. Los vectores activos estn separados entre s 60. La
magnitud de los vectores activos es de (2/3)VDC. Los vectores nulos estn en el punto cero
del plano complejo, y aplican cero voltios a la carga. Ver la figura 4.6.

Figura 4.6 - Vector Resultante, vectores activos y nulos (Neacsu, Power Switching Converters, 2006).

Para calcular el tiempo de aplicacin de los diferentes vectores, es necesario

conocer parmetros del sistema como: perodo de conmutacin, nivel del bus de DC, el
desplazamiento , asi como evaluar las ecuaciones 4.3, 4.4 y 4.5 para poder encontrar los
tiempos de aplicacin, de los vectores adyacentes. La figura 4.7 muestra el Vector
Resultante del sistema evaluado, en esta figura podemos apreciar los vectores adyacentes y
los elementos involucrados en su promediacin.

58
Figura 4.7 Se observa como el Vector Resultante tiene como vectores adyacentes a V1 y V2. A su vez, Vector
Resultante esta desplazado a partir del eje real (Iqbal, 2007).

Durante cada promediacin, el SVM tiene patrones definidos de distribucin de

vectores para conmutacin, los cuales indican qu interruptores estarn accionados, y en
qu momento. Estos patrones se repiten de la misma manera en cada Sector, lo nico que
cambia es el tiempo de aplicacin de cada vector, pero en s, el acomodo de los vectores es
exactamente igual. Ver la figura 4.8. TA

Figura 4.8 Patrones de conmutacin Sector 1 al 6.

4.2 FUNDAMENTO TERICO PARA LA IMPLEMENTACIN DEL

SVM.

En este apartado, se explica cmo implementar fsicamente la tcnica de Space

Vector Modulation, aplicada a un Inversor de Voltaje Trifsico. Basndonos en el estudio
realizado al inicio del captulo, se llega a la conclusin que un sistema trifsico puede
representarse por un vector rotatorio en el plano complejo. El Inversor de Voltaje Trifsico
VSI, es construido con seis interruptores de potencia. Los cuales, para este proyecto, son
IGBTs. La figura 4.9 muestra el diagrama elctrico del VSI.

59
 Figura 4.9 Topologa del VSI Trifsico.

La figura 4.10 muestra la salida de voltaje del Inversor de Voltaje Trifsico, sin
presentar alguna tcnica de PWM como estrategia de control.

Figura 4.10 Forma de onda de salida de voltaje y cdigo de estados, para la operacin de 6 pasos (Neacsu, Power
Switching Converters, 2006).

Esta es la comnmente llamada operacin de seis pasos, y es la ms simple y

antigua tcnica de control, para este tipo de convertidor. Se puede observar el resultado
obtenido por fase al conmutar solamente vectores activos, que son los que inyectan voltaje
a la carga. Tambin apreciamos un cdigo de estados, el cual nos describe qu vector activo
est siendo promediado segn los criterios de la tcnica de conmutacin SVM. Este cdigo
digital lo podemos interpretar fcilmente observando la configuracin propuesta en la
figura 4.11. La cual nos indica la manera correcta de interpretar el cdigo, ste se deber
leer de la siguiente manera:

60
 Primero visualizamos el convertidor por piernas, es decir, A, B y C. Las cuales
corresponden al vector dado de la siguiente manera [A B C] = [1 0 0].
El vector proporcionado se lee considerando que, 1 enciende el interruptor de
la parte superior de la pierna que se est evaluando, mientras que un 0
enciende el interruptor inferior de la pierna en cuestin.
En base a lo anterior y evaluando el vector activo V1 = [1 0 0] podemos
concluir lo siguiente: Se encienden los Interruptores S1, S6, S2 y quedan
apagados S4, S3, S5.

Bus P

S1 D1 S3 D3 S5 D5

Out A Out B Out C

S4 D4 S6 D6 S2 D2

Bus N

A B C

Va Vb Vc

Zs Zs Zs

Figura 4.11 Representacin del vector activo V1 = [1 0 0], accionamiento de interruptores.

Para implementar SVM, debemos conocer los vectores activos en el plano

complejo, as como tambin lo vectores nulos. La figura 4.12 muestra el Espacio Vectorial,
observamos cmo se divide en 6 zonas, las cuales estn delimitadas por dos vectores
activos cada una.
V 3 [ 0 1 0] V 2 [ 1 1 0]
2

3 1
V 4 [ 0 1 1] V 1 [ 1 0 0]
4 6
5

V 5 [ 0 0 1] V6 [ 1 0 1]

Figura 4.12 Vectores activos y nulos, correspondientes a la operacin de 6 pasos del VSI.

Una vez que tenemos claro qu vectores tenemos que promediar, el siguiente paso
es analizar el concepto de tiempo de blanqueo. El cual consiste en proteger nuestro
convertidor de cambios de estado entre interruptores de la misma pierna. Por ejemplo: si el

61
interruptor S3 est encendido y S6 est apagado, pero un instante despus S3 se apagar y
S6 se encender, aqu presentamos una condicin de riesgo, ya que idealmente las
transiciones entre interruptores son instantneas, pero, en la vida real no sucede asi, los
efectos inductivos del propio convertidor provocan retardos en los cambios de estados de
los interruptores, por lo que es necesario detectar estas situaciones, y proteger el circuito
para con esto, evitar entrar en condicin de cortocircuito y destruir el convertidor. La figura
4.13 describe este tipo de situacin de manera grfica.

Bus P Bus P

S1 D1 S3 D3 S5 D5 S1 D1 S3 D3 S5 D5

Out A Out B Out C Out A Out B Out C

S4 D4 S6 D6 S2 D2 S4 D4 S6 D6 S2 D2

Bus N Bus N

Figura 4.13 Transicin entre vectores activos 1 y 2.

La figura 4.14 plantea el concepto de Vector Blanking Time, el cual consiste en

conmutar un vector intermedio entre los dos vectores activos, el cual previamente fue
analizado, y se llega a la conclusin que dicho vector, proteger la transicin aplicando una
condicin intermedia de conmutacin.
La tabla 4.2 muestra todos los vectores activos y los vectores de blanqueo, que se
utiliza en la aplicacin del SVM. La nomenclatura consta de un solo subndice cuando es un
vector activo o nulo, y con un subndice de dos dgitos, cuando se trata de un vector
intermedio de proteccin. Es importante mencionar, que el tiempo de blanqueo se puede
modificar en programacin en cualquier momento, y este tiempo, depende de los tiempos
de respuesta de los interruptores utilizados.

Figura 4.14 Tiempo de blanqueo, y aplicacin de Vector Blanking Time, VBT.

62
 Tabla 4.2 Vectores activos e intermedios, aplicados en la tcnica de conmutacin.

Ya con estos conceptos asimilados, el siguiente paso es aplicar la estrategia de SVM

para lograr el control de frecuencia del sistema. Y para lo anterior, es necesario aplicar los
siguientes pasos y simplificaciones:

Para la Solucin del Space Vector Modulation es necesario determinar los siguientes
aspectos:

Determinar la posicin (Sector) del Vector Resultante en cada evaluacin. Ver

Figura 4.6.
Determinar los tiempos TA, TB y T0 para cada promediacin de los vectores
adyacentes. Ver Figura 4.6.

Para encontrar el Sector donde se localiza el Vector Resultante, se utiliz la solucin

simplificada del SVM propuesta por: Department of Electrical Engineering, North China
Electric Power University (Xiao, 2001), en la cual se establece que mediante evaluaciones
de los voltajes de lnea a lnea VAB, VBC, VCA y encontrando el mximo absoluto cada
60 grados, MAX (|VAB|, |VBC|, |VAB|) podemos determinar el Sector, en el cual se
encuentra el Vector Resultante. La figura 4.15 muestra una respuesta trifsica sinusoidal
segmentada cada 60 grados, y podemos ver claramente el mximo presente en cada
evaluacin.

63
 Figura 4.15 Evaluacin del sistema trifsico sinusoidal. Localizacin de mximos por zona.

Una vez encontrado el mximo presente en cada evaluacin, recurrimos al criterio

de seleccin de Sector. La tabla 4.3 muestra lo antes mencionado.

Tabla 4.3 Mximo presente en cada evaluacin, definicin de Sector del Vector Resultante.

64
 El siguiente paso para la implementacin del S V M es calcular los tiempos TA, T B y
To. Los cuales son los tiempos de aplicacin de los vectores adyacentes al Vector
Resultante, durante cada promediacin.

Ecuacin 4.3

Ecuacin 4.4

Ecuacin 4.5

donde se define lo siguiente:

V s es la magnitud del voltaje de fase.

V d es el voltaje del bus de D C .
Ts es el perodo de conmutacin.
a es el ngulo de desplazamiento del Vector Resultante.

La frecuencia de conmutacin que se preestablece para el VSI, ser de fsw = 10

kHz. Esto nos lleva a tener un Ts = lOOus. Esto se respetara si conmutramos de manera
ideal y no requiriramos de tiempos de blanqueo. La Tabla 4.4 nos lleva a determinar un
tiempo de blanqueo de acuerdo a las caractersticas fsicas del I G B T .

Tabla 4.4 - Tiempos de encendido y apagado del IGBT 2MB175N-060.

D e acuerdo a los tiempos de apagado y encendido del I G B T , el ajuste del tiempo de

blanqueo puede hacerse a nivel software de manera sencilla modificando u n contador
programado en h a r d w a r e . Para la aplicacin del vector de blanqueo se consider un tiempo
inicial de 2us. D e b i d o a que:

El siguiente p a s o es determinar la secuencia de conmutacin del algoritmo. El

principio de p r o m e d i a c i n que sigue el S V M , no tiene ninguna restriccin en cuanto qu
patrn seguir c o n la aplicacin de los vectores nulos, durante el To. La secuencia de
aplicacin, de los vectores activos dentro del perodo de muestreo, tampoco es nica, y sta,
es una de las libertades que la tcnica de conmutacin ofrece. Debido a que distintas
variantes en el S V M , dependen de estos criterios de conmutacin (Neacsu, Space Vector

65
Modulation, An Introduction, 2001). A continuacin se hace una mencin de los tipos de
secuencia de conmutacin ms comunes.
Para reducir el nmero de conmutaciones en el VSI, es necesario distribuir la
secuencia de conmutacin de tal manera que la transicin de un estado al siguiente, sea
realizada por la conmutacin de una pierna del inversor a la vez. Una alternativa para
implementar este mtodo de conmutacin sera comenzar el perodo de muestreo con un
vector Zero V0 y finalizar con otro vector Zero V7.

Mtodo D-I-H: Igual distribucin de intervalos de vectores zero, en cada

perodo de muestreo (T0 = T7). Ver figura 4.16.

Figura 4.16 Mtodo de conmutacin D-I-H. Direct Inverse Half (Neacsu, Power Switching Converters,
2006).

Mtodo D-I-O: Utiliza slo un vector zero dentro del perodo de muestreo. Debe
ser utilizado slo en altas frecuencias de muestreo. Ver figura 4.17.

Figura 4.17 Mtodo de conmutacin D-I-O. Direct Inverse One (Neacsu, Power Switching Converters,
2006).

66
 Simple Direct SVM o Mtodo S-D-H: Un mtodo sencillo, para sintetizar el
vector del voltaje de salida, es encender todos los interruptores conectados al
mismo DC Link BUS Bar en el comienzo del perodo de conmutacin, y
apagarlos secuencialmente para dividir el vector zero entre V0 y V7. Ver figura
4.18.

Figura 4.18 Mtodo de conmutacin S-D-H (Neacsu, Power Switching Converters, 2006).

Para este trabajo se decide implementar Direct Inverse Half debido a su amplio uso
como mtodo de conmutacin, y debido al alto desempeo que presentan los sistemas
donde se aplica el SVM, bajo este esquema de conmutacin.
La figura 4.19 muestra el mtodo Direct Inverse Half, que se estar utilizando como
esquema de conmutacin de vectores activos y nulos. Es importante mencionar, que a este
esquema se le aplicaron los VBT para generar estados intermedios de proteccin. Lo cual
provoca que se incremente el tiempo de 200us a 212us debido a la duracin de cada vector
intermedio entre vectores activos.

Figura 4.19 Mtodo de conmutacin D-I-H, con vectores intermedios de proteccin o blanqueo.

67
 Para esta validacin de concepto e implementacin del SVM a 60 Hz, es necesario
conocer la posicin del Vector Resultante, as como su desplazamiento . Una vez
determinado el Sector en que se encuentra dicho vector, se procede a realizar los clculos
para los tiempos TA, TB y T0. En esta implementacin se decide utilizar LUTs, Look Up
Tables. Las LUTs son tablas con valores previamente calculados, introducidos en ellas en
formato binario o hexadecimal, es una herramienta para mandar llamar valores pre-
establecidos y con esto, evitar realizacin de clculo de manera dinmica.

4.3 IMPLEMENTACIN FSICA UTILIZANDO LA SPARTAN

XC3S1600E.

Con base en el concepto de SVM discutido con anterioridad en este inciso, se

analizan los clculos necesarios para promediar cada desplazamiento del Vector Resultante
en todo el Sector 1 y en todo el Sector 2, para con esto, solucionar la estrategia de
conmutacin bajo el esquema de Space Vector Modulation.

4.3.1 ANLISIS POR SECTORES, SVM.

Analizando el Sector 1, observamos cmo el Vector Resultante se desplazar un

ngulo , de 0 a 60. Al realizar cada desplazamiento y teniendo localizada su posicin, es
necesario saber que todas las promediaciones del Vector Resultante con los adyacentes,
sern con respecto a V1, V2 y los vectores nulos V0 y V7, ya que estos corresponden en todo
momento al Sector 1. La figura 4.20 muestra el bloque de vectores, as como los tiempos y
secuencia de aplicacin.

Figura 4.20 Plano complejo que muestra la trayectoria del Vector Resultante y el bloque de vectores a promediar.

La tabla 4.5 muestra los vectores que se aplicarn en el Sector 1, as como tambin
los vectores de proteccin o blanqueo VBT.

68
 Tabla 4.5 Vectores activos y de blanqueo o proteccin.

La figura 4.21 muestra la evaluacin simplificada del sistema trifsico, necesaria

para determinar el Sector correspondiente.

Figura 4.21 Simplificacin del sistema trifsico, para la determinacin del Sector del Vector Resultante.

La tabla 4.6 muestra los clculos realizados para la determinacin de los tiempos de
promediacin del Sector 1. Estos tiempos de promediacin, corresponden a un
desplazamiento , el cual arroja distintos tiempos, los cuales sern los que se tendrn que
introducir a las LUTs para ser llamadas por el programa principal, cada que se localice el
Vector Resultante y exista una correspondencia con alfa.

69
 Tabla 4.6 Clculos de tiempos de aplicacin de vectores adyacentes al Vector Resultante.

En la figura 4.22 podemos observar el concepto de promediacin de vectores

adyacentes, esto es: si llegamos mediante clculo a determinar valores para TA, TB y T0,
esto significa, que en cada evaluacin se aplicar V1 un tiempo TA, V2 un tiempo TB y el
vector nulo un tiempo T0. Y estos tiempos se cambiarn cada que incremente alfa, lo que
nos da a entender que la referencia se est desplazando y como consecuencia se estar
promediando conforme su posicin actual.

Figura 4.22 Tiempos de aplicacin de vectores, plano complejo.

Analizando el Sector 2, observamos como el Vector Resultante se desplazar un

ngulo , de 60 a 120. Al realizar cada desplazamiento, y teniendo localizada su posicin
es necesario saber que todas las promediaciones del Vector Resultante con los adyacentes
sern con respecto a V2, V3 y los vectores nulos V0 y V7, ya que corresponden en todo
momento al Sector 2. La figura 4.23 muestra el bloque de vectores, asi como los tiempos y
secuencia de aplicacin.

70
 V3 [ 0 1 0] V2 [ 1 1 0]
2

3 1
V4 [ 0 1 1] V1 [ 1 0 0]
4 6
5

V5 [ 0 0 1] V6 [ 1 0 1]

Figura 4.23 Plano complejo que muestra la trayectoria del Vector Resultante y el bloque de vectores a promediar, dentro
del Sector 2.

La tabla 4.7 muestra los Vectores que se aplicarn en el Sector 2, as como tambin
se muestran los vectores de proteccin o blanqueo VBT.

Tabla 4.7 Vectores activos y de blanqueo o proteccin, Sector 2.

Tabla 4.8 Clculos de tiempos de aplicacin de vectores adyacentes al Vector Resultante.

71
 La tabla 4.8 muestra los clculos realizados para la determinacin de los tiempos de
promediacin del Sector 2. En la figura 4.24, podemos observar el concepto de
promediacin de vectores adyacentes, correspondientes al Sector 2.

V 3 [ 0 1 0] V 2 [ 1 1 0]
2

3 1
V 4 [ 0 1 1] V1 [ 1 0 0]
4 6
5

V 5 [ 0 0 1] V6 [ 1 0 1]

Figura 4.24 Tiempos de aplicacin de vectores, Sector 2.

4.3.2 IMPLEMENTACIN EN VHDL DEL SVM.

La figura 4.25 muestra la lgica para la implementacin de la tcnica de

conmutacin Space Vector Modulation en VHDL.

cont_vxs
, (alfa)
vxs

Mquina de
Estados para
cont_tnst implementacin
del SVM

Look Up Tables

Figura 4.25 Lgica de Implementacin SVM en VHDL.

72
Esta tcnica la podemos describir de la siguiente manera:

El contador cont_vxs realiza un conteo de 0 a 212s y se reinicia, una vez

alcanzada la cuenta mxima. Este contador toma su valor debido a que es 2
veces la frecuencia de conmutacin ms los tiempos de blanqueo. Estos 212s
corresponde al mximo tiempo posible de todo el bloque de vectores a aplicar,
durante una promediacin de vectores adyacentes, para obtener una frecuencia
de salida de 60 Hz.
vxs genera una bandera que indica cada vez que se llega a los 212s.
alfa representa los desplazamientos del Vector Resultante, se incrementar
conforme incremente vxs.
cont_tnst su principal funcin es contar hasta 100s y reiniciarse una vez
alcanzada su cuenta mxima. Este contador asegura que nos se excedan los
100s, correspondientes a la frecuencia de conmutacin de 10 kHz.
La mquina de estados de esta implementacin, se encarga de evaluar la
situacin actual del programa y decidir conforme a condiciones previamente
establecidas hacia qu estado brincar. La figura 4.26 describe la mquina de
estados para el Sector 1. Esta fue diseada, para contener los vectores de
blanqueo, es decir, estos ya son un estado definido dentro de la mquina de
estados finita.
LUTs contienen los clculos previamente realizados para la operacin a 60 Hz,
es decir todos los clculos de tiempos, para cada incremento de . Cada que
cambi, la promediacin que se est ejecutando, tomar valores actuales,
correspondientes a ese desplazamiento de alfa. Es importante mencionar, que
todos los contadores al ser programados en hardware en la FPGA, pueden
modificarse y con esto alcanzar cualquier rango de frecuencia. La tabla 4.9
muestra un ejemplo de una LUT implementada en este desarrollo.

Tabla 4.9 LUT, Observar que, conforme cambia alfa, se aplican tiempos correspondientes a ese incremento.

73
 Figura 4.26 Mquina de estados, Sector 1.

Para la implentacin a nivel software, se decide trabajar de la siguiente manera:

Implementacin del cdigo en VHDL y simulacin en ModelSim SE PLUS 6.5,

de Mentor Graphics.
Validacin del cdigo a nivel fsico utilizando Osciloscopios Tektronics
TDS2004.

Las siguientes figuras muestran la implementacin a nivel software del algoritmo de

conmutacin SVM. En la figura 4.27, podemos apreciar los pulsos de control hacia gates de
cada IGBT, as como todos los contadores y banderas que permiten la sincrona entre la
mquina de estados y el ngulo alfa, que es el que localiza al Vector Resultante. Tambin
podemos apreciar la promediacin de vectores adyacentes. En la figura 4.28, se visualizan
los pulsos de PWM que controlan cada IGBT del convertidor. Las simulaciones de la
tcnica de conmutacin fueron realizadas con ModelSim SE PLUS 6.5, debido a que es una
herramienta confiable para poder validar los algoritmos escritos en HDL.

74
Figura 4.27 Simulacin en ModelSim SE PLUS 6.5 de la tcnica de conmutacin SVM.

75
Figura 4.28 Seales para control de gates. Observamos, como las formas de ondas aplicadas a los gates son
complementarias, es decir si S1 est en ON, S4 est en OFF. Podemos apreciar que esta condicin, se cumple en todos los
interruptores.

Figura 4.29 En esta grfica, podemos observar cmo al incrementarse el ngulo alfa, cambia el tiempo de aplicacin
de los vectores adyacentes, conforme las LUTs.

Despus de comprobados los resultados a nivel simulacin, se valid que el

comportamiento estuviera correcto mediante el osciloscopio TDS 2004 multicanal.

76
Figura 4.30 En esta grfica, observamos la implementacin de los tiempos de blanqueo, o VBT. En el canal cuatro se
monitorean las banderas que se encargan de aplicar el retardo de 2s, para evitar condiciones de corto circuito con el bus
de DC.

Figura 4.31 Podemos observar las seales de control de la pierna A y la pierna B del convertidor. Vemos la simetra
entre los pulsos de control. Esta ventana de tiempo, nos permite comparar nuestros resultados con los obtenidos en
simulacin en la figura 4.27 logrando correspondencia total entre el mundo de simulacin y la implementacin fsica.

4.3.3 IMPLEMENTACIN FSICA, PRUEBAS CON CARGA

RESISTIVA E INDUCTIVA.

Despus de validar los resultados a nivel simulacin, fue necesario probar el

comportamiento del VSI con distintos tipos de carga, para tener la completa certeza de la
implementacin y prueba de concepto del SVM. El primer paso fue probar con una estrella
resistiva bajo la configuracin presentada en la figura 4.9 y probando con el set-up de la
figura 4.32. La tabla 4.10 muestra el comportamiento y la demanda de corriente que se
tuvo en una fase, esto sirvi para validar el hardware y probar su capacidad fsica.

77
 Figura 4.32 Set-up de prueba del Inversor de Voltaje Trifsico. Carga Resistiva.

Tabla 4.10 Prueba con carga resistiva. Validacin de hardware.

La figura 4.33 muestra la forma de onda de voltaje resultado de aplicar el algoritmo

de conmutacin SVM a 60 Hz, sobre una estrella resistiva funcionando como carga. Se
realizaron distintas pruebas resistivas para validar el correcto funcionamiento del algoritmo
tanto en voltaje como en corriente.

78
 Figura 4.33 Forma de onda de Voltaje sobre una estrella resistiva VAB. Bus de CD de 30 voltios.

La segunda prueba fue utilizando un motor jaula de ardilla de 1/3 de hp, 1725 rpm,
de la marca Hampden modelo IM-100. La figura 4.34 muestra el set-up de prueba,
trabajando con un motor como carga inductiva. En las figuras 4.35 y 4.36 se puede observar
el resultado de las pruebas bajo una carga inductiva, utilizando distintos niveles de corriente
directa como alimentacin principal al VSI.

Figura 4.34 Set-up de prueba del Inversor de Voltaje Trifsico. Carga Inductiva.

79
Figura 4.35 Forma de onda de Voltaje VAB y Corriente IA sobre un Motor Hampden IM -100. Esta fue la primera
prueba sobre carga inductiva. Podemos observar sobre tiros de voltaje los cuales son condicin no deseada, para este
problema en particular tenemos varias lneas de investigacin al respecto, las cuales apuntan a interferencia
electromagntica generada por el propio convertidor. En la grfica del canal dos, observamos la forma de onda de
corriente la cual es completamente sinusoidal a 60 Hz como era esperado, ya que la inductancia del propio motor sirvi
como filtro y pudo entregar esa forma de onda. BUS DE CD = 30 Voltios.

Figura 4.36 Forma de onda de Voltaje VAB y Corriente IA, sobre un Motor Hampden IM -100. Seguimos observando
el sobretiro de voltaje y una distorsin en la forma de onda de IA. Esta prueba fue realizada con un BUS DE CD = 60
Voltios.

Estas formas de onda fueron capturadas con el Osciloscopio THS720P de

Tektronics. La figura 4.37 muestra el banco de pruebas completo, donde se prob el
algoritmo de conmutacin descrito en este captulo.

80
Figura 4.37 Banco de Pruebas, Back to Back Converter. Se localiza fsicamente en el Laboratorio de Electrnica de
Potencia, Aulas IV, ITESM Campus Monterrey.

81
 CAPTULO 5
RESULTADOS Y CONCLUSIONES

5.1 RESULTADOS.

Los resultados de este proyecto, fueron conseguidos a travs del trabajo intensivo
de tres semestres. Y son los siguientes:

Se realiza el diseo de la interfaz de potencia en el software Altium designer como

herramienta de desarrollo de circuitos impresos, Ver figura 5.1. La interfaz de potencia
estndar, para convertidores electrnicos de potencia, fue diseada en su totalidad con
componentes SMD, surface mount device, el diseo se realizo en dos capas con equipo de
fabricacin especializado para garantizar cero errores de fabricacin, ver figura 5.2.

Figura 5.1 Interfaz de Potencia. PCB diseado en Altium Designer.

Se desarrollaron dos interfaces de potencia una para el Inversor de Voltaje Trifsico

y otra para el Rectificador de Voltaje Trifsico Controlado. La figura 5.3, muestra las
pruebas de operacin que fueron hechas a la interfaz de potencia. En las cuales observamos
cmo a partir de un nivel de voltaje lgico de 3.3 voltios, se logra acondicionar el pulso
para poder activar la compuerta de cada IGBT, con pulsos simtricos y con las
caractersticas de voltaje y corriente necesarias. El consumo de la interfaz de corriente en
condiciones de operacin normales es de .475 A / 5 VDC.

82
 Figura 5.2 Implementacin fsica de la Interfaz de Potencia estndar.

Figura 5.3 En la grfica observamos el acondicionamiento del pulso de entrada. En el canal 1 se observa la seal
proveniente del FPGA, y en el canal apreciamos la seal ya acondicionada que disparar los IGBTs.

Se disearon las protecciones del tipo Discharge Suppressing RCD Snubber, para
cada convertidor electrnico. Ambas protecciones fueron diseadas en 2 capas y con
componentes de agujero metalizado, through-hole. El proceso de diseo de la interfaz de
potencia fue realizado con Altium Designer. La figura 5.4 muestra el desarrollo del PCB,
mientras que la figura 5.5 nos presenta la implementacin fsica de las protecciones.

83
 Figura 5.4 Discharge Suppressing RCD Snubber. PCB diseado en Altium Designer.

Figura 5.5 Implementacin fsica de las protecciones RDC Snubber para ambos convertidores.

Se desarrollo e implemento un algoritmo de conmutacin en VHDL el cual, tuvo

como principal objetivo probar los puentes trifsicos, es decir: se encargaba de conmutar a
frecuencias distintas frecuencias todos los IGBTs para comprobar su buen funcionamiento,
ver figura 5.6. El mtodo de operacin de dicho algoritmo consiste en conmutar solo
vectores activos, manteniendo tiempos de activacin de cada secuencia relativamente
grandes, resultado en una forma de onda cuasi sinusoidal.

84
 Figura 5.6 Implementacin de algoritmo de prueba a 1 Hz.

Para validar este algoritmo antes de probarlo fsicamente, se hizo un desarrollo en

VHDL AMS 2007.1 de todo el Puente trifsico, incluyendo IGBTs, diodos de rueda
libre, una estrella de carga resistiva, asi como el Bus de DC. Este desarrollo consiste en
modelar cada componente en software, para con ellos simular su comportamiento ya
trabajando como parte de un convertidor electrnico de potencia. Ver figura 5.7. En la
figura 5.8 observamos cmo se realiza la interaccin en el mismo simulador, del algoritmo
de conmutacin que es de naturaleza digital, con la salida sinusoidal trifsica, que es
analgica y de potencia. Esta es una de las principales ventajas que nos ofrece VHDL
AMS de Mentor Graphics, ya que permite la simulacin de componentes de distintas
naturalezas.

Figura 5.7 Implementacin de algoritmo de prueba en VHDL AMS donde se pudo simular software y hardware del
convertidor. Observamos en la grafica una salida trifsica de cuasi sinusoidal de voltaje aplicada sobre una estrella
resistiva. Se hizo la simulacin considerando un Bus de Directa de 300 voltios.

85
Figura 5.8 Implementacin de algoritmo de prueba en VHDL AMS. Interaccin entre algoritmo de conmutacin de
vectores activos y el puente trifsico.

Se implement en VHDL la tcnica de conmutacin SVM a 60 Hz. Esta

implementacin fue desarrollada y simulada en Modelsim SE 6.5, ver figura 5.9. La
implementacin fsica fue realizada mediante ISE Design Suite 12.1, utilizando la FPGA de
Xilinx XC3S1600E. Se prob bajo distintos esquemas de cargas, validando su correcta
implementacin fsica y su funcionamiento en el VSI. Ver figura 5.10.

Figura 5.9 Implementacin de la estrategia de conmutacin SVM en Modelsim.

86
 Figura 5.10 Formas de onda resultante de la implementacin del SVM a 60 Hz. Sobre una estrella de carga resistiva y
aplicado un motor de induccin Motor Hampden IM -100

Se realiza el banco de pruebas del Back to Back Converter para su utilizacin como
herramienta de desarrollo, y generacin de conocimiento en estudiantes con especializacin
en Electrnica de Potencia. Se implement a nivel pre comercial, es decir, fue diseado y
construido con componentes comerciales y dimensionado para ser puesto en el mercado en
futuras versiones. Se encuentra fsicamente en el PQ Lab del ITESM Campus Monterrey,
Aulas IV. Ver figura 5.11.

Figura 5.11 Implementacin fsica Back to Back Converter.

87
 5.2 CONCLUSIONES.
El diseo e implementacin de este convertidor, result un trabajo muy demandante
a nivel ingenieril, as como a nivel econmico y de infraestructura. Un equipo de desarrollo
interdisciplinario integrado por alumnos de distintas maestras, trabajara de manera ms
eficiente y podra concretar los objetivos trazados, en un menor tiempo y con un mejor
alcance.
La tcnica de conmutacin SVM puede ser implementada por completo en una
FPGA, slo que se requiere embeber un microcontrolador en el dispositivo, para poder
realizar la tarea de clculo, que en otras circunstancias la ejecutara el DSP.
El programar la tcnica de conmutacin SVM en algn microcontrolador de
propsito especfico, para control de motores, facilitara de manera considerable el control
del VSI, por mencionar algunos fabricantes estn: INFINEON, ATMEL, ST
Microelectronics, etc.
El manejo de los algoritmos de control y conmutacin, a nivel simulacin, garantiza
una muy buena implementacin a nivel fsico, ya que se comprob cmo ModelSim SE
PLUS 6.5, puede llegar a ser un excelente complemento en un desarrollo de Electrnica de
Potencia.

5.3 RECOMENDACIONES.

El presente trabajo fue diseado y construido para formar parte del Power
Electronics Lab del ITESM Campus Monterrey. Uno de sus principales objetivos es, ser
herramienta para el desarrollo y generacin de conocimiento en alumnos del rea de
Electrnica de Potencia. Para su uso y correcta operacin es necesario apegarse a los
siguientes lineamientos:

El alumno que est trabajando con el Convertidor Electrnico de Potencia, debe

tener conocimiento previo de electrnica digital y Electrnica de Potencia, tanto
prctico como terico.
Es de suma importancia antes de utilizar el convertidor estudiar los diagramas
elctricos de la parte de control y potencia para asegurar que no se cometer
error alguno.
Antes de probar algn algoritmo de conmutacin, previamente tiene que haber
sido validado a nivel simulacin (recomendado ModelSim SE PLUS 6.5) y a
nivel fsico (Utilizando Osciloscopio Multicanal, TDS 2004 de Tektronics).
Se recomienda usar una cmara termogrfica para deteccin de puntos calientes
durante la operacin y pruebas del convertidor.

5.4 TRABAJO FUTURO.

Surgen varias lneas de investigacin y trabajo a futuro, que se recomienda seguir

para concretar todo el esfuerzo y horas de trabajo invertidas en este desarrollo. As mismo,
el prximo estudiante de maestra que contine este trabajo se enfocar exclusivamente en
la implementacin de algoritmos de conmutacin y control para el convertidor, ya que el
88
hardware ha quedado implementado a nivel pre-comercial. Las lneas futuras de trabajo
podran ser:

Modificacin de la tcnica de Conmutacin SVM presentada en este trabajo,

para lograr control de amplitud, frecuencia, fase y secuencia.
Utilizando las herramientas de Xilinx, Software Development Kit (SDK) y
Embedded Development Kit (EDK) programar el microcontrolador MicroBlaze
de la FPGA, para poder realizar la estrategia de conmutacin y control, dentro
de un mismo dispositivo. Y con esto lograr mayor eficiencia y bajo costo en la
implementacin final. Recomendado FPGA Spartan 3E-XC3S1600E o modelos
ms recientes.
Otra que implica un gran reto, es el re-diseo de la Interfaz de Potencia,
actualmente es una interfaz para el VSI y otra para el Rectificador de Voltaje
Trifsico Controlado. La tarea de realizar la re-ingeniera para dejar una sola
Interfaz de Potencia para el Back to Back Converter y con esto, reducir
considerablemente el tamao de la etapa de acondicionamiento de disparos.
Recomendado tecnologa de fabricacin de 4 capas con Altium designer.
El Hardware del Back to Back Converter no tiene implementado fsicamente
algn sistema de enfriamiento para controlar su temperatura, por lo que se
sugiere realizar algn estudio trmico y conforme la exigencia del propio
convertidor, disear e implementar fsicamente su sistema de enfriamiento.
Replicar el Back to Back Converter e implementarlo en el laboratorio de
Electrnica Industrial en el ITESM Campus Monterrey, para que los estudiantes
de Profesional tengan contacto con un convertidor electrnico de potencia, y
puedan interactuar con hardware para despertar an ms, su inters por la
Electrnica de Potencia.
Debido a que se implementa el Back to Back Converter como un amplificador
de potencia, es necesario desarrollar e implementar, a nivel software, la tcnica
de control necesaria para lograr flujo bidireccional de potencia, y con esto
utilizar el Convertidor en sistemas de generacin elica.
Realizar la ingeniera de software para poder utilizar el Convertidor electrnico
de Potencia Back to Back, como parte de un sistema ASD, Adjustable Speed
Drive.
Entre otras.

89
 ANEXO A
DOCUMENTACIN BACK TO BACK CONVERTER.

A. DIAGRAMAS ELCTRICOS Y HOJAS DE DATOS DE FABRICANTES.

En este punto, se proporciona los diagramas elctricos de todo el convertidor

electrnico. Asi como se comenta sobre las mltiples de entradas y salidas de cada circuito,
para una mejor compresin al momento de ser utilizado. Tambin se incluyen las hojas de
datos de los fabricantes para una mejor y ms rpida referencia de los componentes.

Recordar que antes de cada puesta en marcha del convertidor, es necesario

validar la correcta conexin del hardware y software, para asegurar que no
se cometern errores.

La siguiente figura muestra el hardware que compone el Back to Back Converter.

As que para una mejor comprensin se anexar toda la documentacin correspondiente del
convertidor.

Back to Back
Converter
Rectificador Voltage Source
Activo Inverter

Snubber Snubber

Interfaz de Interfaz de
Potencia Potencia

Hardware VSI Hardware VSI

VSI, FPGA SPARTAN

3E XC3S1600E

Figura A.1 Hardware del Back to Back Converter en bloques.

90
Figura A.2 Interfaz de Potencia estndar para convertidores electrnicos.

91
Co IGBT1 Co IGBT3 Co IGBT5

C SN 1 C SN 3 C SN 5
Cap Cap
.1 uF

R SN4 R SN6 R SN2

Res Res Res

D SN1 D SN3 D SN5

Figura A.3 Discharge Suppressing RCD Snubber Circuit.

R SN1 R SN4a R SN3 R SN6a R SN5 R SN2a
Res Res Res Res Res Res

Emi IGBT1 Emi IGBT3 Emi IGBT5

Co IGBT 4 Co IGBT 6 Co IGBT 2

R SN1a R SN3a R SN5a
Res Res Res

D SN4 D SN6 D SN2

C SN 4 C SN 6 C SN 2
Cap Cap Cap

92
Emi IGBT4 Emi IGBT6 Emi IGBT2
Co IGBT5
Co IGBT 6
Emi IGBT6

Emi IGBT5
Co IGBT 2
Emi IGBT2
Co IGBT1

Co IGBT3
Co IGBT 4
Emi IGBT1

Emi IGBT4

Emi IGBT3

Circuito de proteccin.

Para el VSI,

Circuito obtenido de app de FUJI ELECTRIC

Discharge Suppressing RCD Snubber Circuit

2
1
6
5
4
3

6
5
4
3
2
1

S1 S4 S3 S6 S5 S2
Conector Weidmller Conector Weidmller

CONECTORES DE USO RPIDO WEIDMLLER.

FSICAMENTE LAS CONECCIONES DEL SNUBBER
ESTAN DISTRIBUIDAS DE LA SIGUIENTE
MANERA>
S1 - S4 - S3 - S6 - S5 - S2
L1,45

L2,46

L3,47

5-12-17
28-35-40

P_VSI
P_R
47

22

Figura A.4 Diagrama general del Back to Back Converter. Incluye numeracin de tablero.
SWP+

SWL1

SWL2

SWL3
R_Co IGBT1 R_Co IGBT3 R_Co IGBT5 Co IGBT1 Co IGBT3 Co IGBT5

QRE1 QRE3 QRE5 QVSI1 QVSI3 QRVSI5

24 31 44 1 8 21

25-30 32-37 38-43 C DC Link Out_A Out_B Out_C

xuF Emi IGBT1 Emi IGBT3 Emi IGBT5
2-7 9-14 15-20
R_Emi IGBT1 R_Emi IGBT3 R_Emi IGBT5 Co IGBT 4 Co IGBT 6 Co IGBT 2
R_Co IGBT 4 R_Co IGBT 6 R_Co IGBT 2
QRE4 QRE6 QRE2 QVSI4 QVSI6 QVSI2
27 34 41 4 11 18

N_R
Emi IGBT4 Emi IGBT6 Emi IGBT2
26 33. 42
SWN-
R_Emi IGBT4 R_Emi IGBT6 R_Emi IGBT2 3 10 19

93
48

23
29-36-39

6-13-16
N_VSI
Ctrl_GND
Ctrl_5VDC

R_Emi IGBT1

R_Emi IGBT4

R_Emi IGBT3

R_Emi IGBT6

R_Emi IGBT5

R_Emi IGBT2
R_Co IGBT 4

R_Co IGBT 6

R_Co IGBT 2
R_Co IGBT1

R_Co IGBT3

R_Co IGBT5

Emi IGBT1

Emi IGBT4

Emi IGBT3

Emi IGBT6

Emi IGBT5

Emi IGBT2
Co IGBT 4

Co IGBT 6

Co IGBT 2
P_VSI
N_VSI
Out_A
L1
L2
L3
P_R
N_R

Out_B
Out_C

Co IGBT1

Co IGBT3

Co IGBT5
6
5
4
3
2
1

6
5
4
3
2
1

6
5
4
3
2
1

6
5
4
3
2
1
S1_R S4_R S3_R S6_R S5_R S2_R S1 S4 S3 S6 S5 S2
12
11
10
9
8
7
6
5
4
3
2
1

Conector Weidmuller_R Conector Weidmuller Conector Weidmuller Conector Weidmuller

P_EXT Conectores Snubber Rectificador Conectores Snubber VSI

CLEMA de POTENCIA EXTERNA
Figura A.5 SPARTAN 3E-XC3S1600E

94
Figura A.6 Traco DC Converter TSM 0515S.

95
Figura A.7 Buffer, SN74LS06.

96
Figura A.8 IGBT Modular Fuji Electric, 2MBI 75N-060.

97
98
99
100
Figura A.9 Optoacoplador HCPL-315J.

101
102
BIBLIOGRAFA

Ackermann, T. (2005). Wind Power in Power Systems. England: John Wiley & Sons Ltd.

Agilent Technologies. (2002). Optocoupler Design Guide. USA: Agilent Semiconductors.

Electric, F. (2004). Fuji IGBT Modules Application Manual. Japan: Fuji Electric Device Technology
Co.

G.A. Smith, K. N. (1981). Wind Energy Recovery by Static Scherbius Induction Generator. 317-324.

He Yikang, H. J. (2005). Modeling and Control of Wind Turbines used DFIG under Network Fault
Conditions. 986-991.

Iqbal, A. (2007). MatLab-Simulink Model of Space Vector Pwm for Three-Phase. MatLab-Simulink
Model of Space Vector Pwm for Three-Phase , 1096-1100.

Neacsu, D. O. (2006). Power Switching Converters. Boca Raton, Florida: CRC Press.

Neacsu, D. O. (2001). Space Vector Modulation, An Introduction. Tutorial at IECON2001 , 1583-

1592.

Peder Arpagaus, M. T. (2010). Traco Power. Zurich: Dept. Power Products.

PowerTransmission, E. D. (1 de Jan de 1997). Adjustable Speed Drives. ASD , pgs. 39-53.

Rashid, M. H. (2004). Electrnica de Potencia. Circuitos, Dispositivos y Aplicaciones. Mxico :

Pearson Education.

Rashid, M. H. (2001). Power Electronic Handbook. San Diego California: Academic Press.

Semikron, M. H. (2007). Gate Resistor-Principles and Applications. Nrnberg, Germany: Semikron

International.

Simoes, M. G. (2008). Alternative Energy Systems. Design and Analysis with Induction Generators.
Boca Raton, Florida: CRC Press.

Texas Instruments. (2004). Hex Inverter Buffers/Drivers Datasheet. Dallas Texas: Texas Instruments
Incorporated.

Traco Power. (2008). Traco Power TEN 20-WIN Series, Application Note. Zurich: Traco Electronic.

103
Xiao, L. H. (2001). Study on the Simplified Algorithm of Space Vector . 877-881.

Xilinx. (2007). MicroBlaze Development Kit Spartan-3E 1600 Edition User Guide. USA: Xilinx.

Xilinx. (2009). Spartan-3E FPGA Family. Xilinx.

104