Previo 2

7. Realizar 7.
Realizar las siguientes conversiones:

a.- Utilizando un flip_flop J-K obtenga el tipo D y el tipo T.
b.- Utilizando un flip_flop D obtenga el tipo T.
c.- Utilizando el Latch tipo D obtenga un Flip_Flop tipo D.
Utilizando mapas de Karnaugh, obtenga las ecuaciones caractersticas a partir de las tablas de
verdad para losbiestables D y T
Flip-flop T
El flip-flop tipo T es una version simplificada del flip-flop JK. Tal y como se
observa en la figura , se obtiene directamente del JK conectando juntas las
entradas J y K. La designacion "T" para este flip-flop es consecuencia de la
caracteristica de cambio de estado de este flip-flop (toggle). Cuando T = 1,
entonces J = K = 1 y el flip-flop cambiara de estado (cambiara de estado
indefinidas veces mientras que el reloj sea 1).Cuando T = 0, entonces J = K
= 0 y el flip-flop permanece en el estado en el que se encontraba.
La ecuacin del estado siguiente (Qn+1) de un flip-flop T en funcin de sus

entradas actuales (T y Qn) es:
Flip-flop D.
El flip-flop tipo D es una modificacion del flip-flop Jk . La entrada D se aplica
directamente a la entrada J, y su complemento a la entrada K. El nombre de
flip-flop D viene como consecuencia de su capacidad de transferir

"datos"desde la linea de entrada a la salida, siempre que los pulsos de reloj
lo permitan. Cuando D es 0, se activa R' y el flip-flop pasa a Q = 0; mientras
que, cuando D es 1, se activa S'y el flip-flop pasa a Q = 1. En ambos casos,
la entrada se transmite a la salida.
Latch D con
entrada de habilitacin.
Existe otro tipo de

latch con entrada de
habilitacin que se
denomina latch D. Se
diferencia del latch SR en que slo tiene una
entrada (D), adems de la de habilitacin (E). La figura muestra el
diagrama, el smbolo lgico y la tabla de verdad de este tipo de latch.
Al igual que antes, cuando la entrada de habilitacin E est a nivel bajo las
seales S y R estarn a nivel alto y la salida del circuito no variar (modo
memoria). Si la habilitacin est activa, la entrada D determina el valor de
las seales S y R . Si D es 1 S ser 0 y R 1, lo que realizar el SET del
circuito (Q=1) . Si D es 0 S ser 1 y R 0, lo que pondr el circuito a
RESET (Q=0).
En resumen cuando la habilitacin (E) est activa la salida Q toma el valor
de la entrada D, y cuando est desactiva, la salida permanece en su estado
anterior.
Flip-flop D disparado por flanco.
Su comportamiento es similar al del latch D descrito con anterioridad, la
salida del flipflop tipo D se igualar a la entrada en el instante en el que se
produzca el flanco ascendente o descendente (segn el tipo de flip-flop) de
la seal de reloj (CLK). En la Figura se observa el smbolo lgico y la tabla de
verdad de un flip-flop tipo D disparado por flanco ascendente.
El funcionamiento de un flip-flop D disparado por flanco ascendente se

resume en la Figura
La principal diferencia radica en que un latch responde al nivel (ya sea

alto o bajo) de una seal de reloj, mientras que un Flip-Flop solo lo hace
nicamente en las transiciones (ascendentes o descendentes).
8. Muestre los smbolos de los flip-flops de acuerdo a la norma

ANSI/IEEE y a la norma IEC. Presentar los diagramas esquemticos
de los C.I. utilizados en esta prctica, as como sus tablas de
verdad.
FLIP FLOP JK
Es verstil y es uno de los tipos de flip-flops ms usados. Su funcionamiento
es idntico al del flip-flop S-R en las condiciones SET, RESET y de
permanencia de estado. La diferencia est en que el flip-flop J-K no tiene
condiciones no validas como ocurre en el S-R.
Este dispositivo de almacenamiento es temporal que se encuentra dos
estados (alto y bajo), cuyas entradas principales, J y K, a las que debe el
nombre, permiten al ser activadas:
J: El grabado (set en ingls), puesta a 1 nivel alto de la salida.
K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.
Si no se activa ninguna de las entradas, el biestable permanece en el estado

que posea tras la ltima operacin de borrado o grabado. A diferencia del
biestable RS, en el caso de activarse ambas entradas a la vez, la salida
adquirir el estado contrario al que tena.
La ecuacin caracterstica del FLIP FLOP JK que describe su comportamiento
es:
La tabla de verdad es:
Qsiguiente
X=no importa
FLIP FLOP T (Toggle)
Smbolo normalizado: Biestable T activo por flanco de subida.
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El
biestable T cambia de estado ("toggle" en ingls) cada vez que la entrada
de sincronismo o de reloj se dispara mientras la entrada T est a nivel alto.
Si la entrada T est a nivel bajo, el biestable retiene el nivel previo. Puede
obtenerse al unir las entradas de control de un biestable JK, unin que se
corresponde a la entrada T.
La ecuacin caracterstica del FLIP FLOP T que describe su comportamiento
es:
y la tabla de verdad:
Qsiguiente
FLIP FLOP D (Data o Delay)

Smbolos normalizados: Biestables D a) activo por nivel alto y b) activo por
flanco de subida.
El flip-flop D resulta muy til cuando se necesita almacenar un nico bit de
datos (1 o 0). Si se aade un inversor a un flip-flop S-R obtenemos un flipflop D bsico. El funcionamiento de un dispositivo activado por el flanco
negativo es, por supuesto, idntico, excepto que el disparo tiene lugar en el
flanco de bajada del impulso del reloj. Recuerde que Q sigue a D en cada
flanco del impulso de reloj.
Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto
y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la
entrada de sincronismo, C. En funcin del modo de activacin de dicha
entrada de sincronismo, existen dos tipos:
Activo por nivel (alto o bajo), tambin denominado registro o cerrojo (latch
en ingls).
Activo por flanco (de subida o de bajada).
La ecuacin caracterstica del biestable D que describe su comportamiento
es:
Qsiguiente=D
y su tabla de verdad:
Q Qsiguiente
X=no importa
FLIP-FLOPS RS
Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica por los
circulitos de las entradas R y S. Los flip-flop tienen dos salidas complementarias,
que se denominan Q y 1, la salida Q es la salida normal y 1 = 0.
El flip-flop RS se puede construir a partir de puertas lgicas. A continuacin
mostraremos un flip-flop construido a partir de dos puertas NAND, y al lado
veremos su tabla de verdad correspondiente.
X=no importa
Qsiguiente
9. Tpicamente, las hojas de especificaciones de los fabricantes

especifican cuatro tipos de retardos asociados con los flip-flop.
Nombrar y describir cada uno de ellos.
PARAMETROS DE LOS FLIP FLOPS:
Cabe destacar una serie de parmetros, ms o menos normalizados,
relativos a la temporizacin de las diferentes seales que intervienen en la
conmutacin de los flip-flops. De ellos cabe destacar los siguientes:
Tiempo de establecimiento (SET UP TIME). Es el minimo tiempo en el que
debe permanecer constante la entrada de un flip flop antes del flanco activo
de reloj para
funcionar
correctamente.
Tiempo de mantenimiento (HOLD TIME). Es el minimo tiempo en el que

debe permanecer constante la entrada despus del flanco activo de reloj.
.
Tiempo de retardo o propagacin. Es el tiempo que transcurre desde el

flanco activo del reloj para que la salida quede estable.

Previo 2

Cargado por

Copyright:

Formatos disponibles

Previo 2

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Previo 2

Cargado por

Copyright:

Formatos disponibles

7. Realizar 7.

Realizar las siguientes conversiones:

La ecuacin del estado siguiente (Qn+1) de un flip-flop T en funcin de sus

flip-flop D viene como consecuencia de su capacidad de transferir

Existe otro tipo de

El funcionamiento de un flip-flop D disparado por flanco ascendente se

La principal diferencia radica en que un latch responde al nivel (ya sea

8. Muestre los smbolos de los flip-flops de acuerdo a la norma

Si no se activa ninguna de las entradas, el biestable permanece en el estado

La tabla de verdad es:

FLIP FLOP D (Data o Delay)

9. Tpicamente, las hojas de especificaciones de los fabricantes

Tiempo de mantenimiento (HOLD TIME). Es el minimo tiempo en el que

Tiempo de retardo o propagacin. Es el tiempo que transcurre desde el

También podría gustarte