IEEE 1588 Spanish
IEEE 1588 Spanish
IEEE 1588 Spanish
obtener
maneras
de
sincronizar
sus
infraestructuras existentes, pero sin tener que
modificar todos sus componentes para lograrlo.
Entonces qu es IEEE 1588v2? Los podemos
separar en varios componentes. En primer lugar
se encuentran los sellos ToD que son tan
pequeos como sea necesario para aplicaciones
de nanosegundos de resolucin. Lo segundo es
cmo detectar retardos en varias secciones del
camino de la red de manera de permitir las
compensaciones necesarias, y que puedan ser
acordadas entre los nodos de la red. En tercer
lugar est la redundancia para un reloj esclavo en
caso de fallar la recepcin de registros de tiempo
del reloj maestro, donde pueda encontrar un
maestro alternativo. Al final de todo se encuentran
los mtodos de encapsulamiento y los
mecanismos para las especificidades de cada
red, tales como Ethernet, MPLS, etc.
En una red de paquetes, los retardos y las
variaciones de stos son factores que afectan la
precisin y fases del reloj. Para enfrentar este
problema, IEEE propone dos mtodos.
Uno es el concepto de Ordinary/Boundary
Clock, donde un nodo acta como esclavo de un
reloj maestro, ajusta su reloj recuperado y luego
retransmite el reloj recuperado como maestro.
Esto tiene varios beneficios, en el sentido de que
el reloj es ajustado antes de ser reenviado.
Otra posible solucin se llama Modo de Reloj
Transparente, donde un nodo simplemente deja
pasar la trama del protocolo, pero realiza ajustes
menores en la manera en que el nodo procesa la
trama antes de dejarla pasar. Hay dos mtodos
para esta solucin. Uno es llamado one-step,
donde la trama 1588 es ajustada antes de ser
reenviado. El otro es llamado two-step, donde la
trama 1588 es simplemente dejada pasar, pero el
nodo determina los retardos de procesamiento y
manda una trama de ajuste al siguiente nodo
para que ste pueda hacer las correcciones
necesarios a sus relojes y paquetes reenviados.
Pg. 1
Pg. 2