Informe Digitales Flip Flops

Electrnica Digital
Universidad Distrital Francisco Jos de Caldas.
Santiago Zapata Mateus 20121007103

Sergio David Moya Hilarin 20112007098
Andrs Buitrago Rivera 20122007131
OBJETIVOS.
1. Analizar el correcto funcionamiento del flip flop JK y corroborarlo a travez de de la tabla de
la verdad
2. Analizar el correcto funcionamiento del flip flop RS y corroborarlo a travs de la tabla de la
verdad
3. Analizar el correcto funcionamiento del flip flop Tipo D y corroborarlo a travs de la tabla
de la verdad
4. Implementar un circuito digital para cada uno de los flip flops teniendo en cuenta su
manera individual de conexin registrando su comportamiento
MATERIALES
Protoboard.
Cable conector.
2 Pulsadores
Resistencias 330 ohm
Circuitos integrados:
-7473(Flip Flop J.K)
-4013 (Flip Flop D)
-4043 (Flip Flop R.S)
Batera.
MARCO TERICO
Circuito Digital
Todos los circuitos cuyos componentes realizan operaciones similares a las que indican los
operadores lgicos se llaman "Circuitos Lgicos" o "circuitos digitales". Los Circuitos Lgicos estn
compuestos por elementos digitales como la compuerta AND (Y), compuerta OR (O), compuerta
NOT (NO) y otras combinaciones muy complejas de los circuitos antes mencionados.
Maneja la informacin en forma binaria, es decir, con valores de "1" y "0", estos dos niveles
lgicos de voltaje fijos representan: "1" nivel alto o "high" y "0" nivel bajo o "low".
Flip Flop
Un biestable (flip-flop en ingls), es un multivibrador capaz de permanecer en uno de dos estados
posibles durante un tiempo indefinido en ausencia de perturbaciones.1 Esta caracterstica es
ampliamente utilizada en electrnica digital para memorizar informacin. El paso de un estado a
otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se
dividen en:
Asncronos: slo tienen entradas de control. El ms empleado es el biestable RS.
Sncronos: adems de las entradas de control posee una entrada de sincronismo o de reloj.
Si las entradas de control dependen de la de sincronismo se denominan sncronas y en caso
contrario asncronas. Por lo general, las entradas de control asncronas prevalecen sobre las
sncronas. La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de
subida o de bajada). Dentro de los biestables sncronos activados por nivel estn los tipos RS y D, y
dentro de los activos por flancos los tipos JK, T y D.
Los biestables sncronos activos por flanco (flip-flop) se crearon para eliminar las deficiencias de
los latches (biestables asncronos o sincronizados por nivel).
Flip Flop tipo J.K.
Es verstil y es uno de los tipos de flip-flop ms usados. Su funcionamiento es idntico al del flipflop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia est en que el
flip-flop J-K no tiene condiciones no vlidas como ocurre en el S-R.
Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo), cuyas
entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:
J: El grabado (set en ingls), puesta a 1 nivel alto de la salida.
K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.
Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras la
ltima operacin de borrado o grabado. A diferencia del biestable RS, en el caso de activarse
ambas entradas a la vez, la salida adquirir el estado contrario al que tena.
Junto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya misin es la de
permitir el cambio de estado del biestable cuando se produce un flanco de subida o de bajada,
segn sea su diseo. Su denominacin en ingls es J-K Flip-Flop Edge-Triggered. De acuerdo con la
tabla de verdad, cuando las entradas J y K estn a nivel lgico 1, a cada flanco activo en la entrada
de reloj, la salida del biestable cambia de estado.
Fig.1 [Datasheet Flip Flop J.K]

Flip-Flop tipo D
Un problema con el flip-flop set-reset con compuertas NAND con entrada de control es que puede
haber una salida no valida cuando las entradas set y reset son ambas 1. ste es el estado no
utilizado y debe evitarse en lo posible. Para evitar esto se coloca un inversor entre las entradas set
y reset. Esto crea una nueva entrada que se llamar D. Ntese que las entradas set y reset nunca
pueden tener el mismo valor debido a la presencia del inversor. Esto significa que nunca existir el
estado no valido.
La salida Q es igual a la entrada D cuando la entrada de control (CK) est a nivel alto.
Nota: El flip-flop tipo D tiene la caracterstica de almacenar la informacin, se utiliza para las
memorias.
Fig.2 [Datasheet Flip Flop D]
Flip Flop Tipo RS

El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del smbolo. Este flipflop tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos de las entradas R
y S. Los flip-flop tienen dos salidas complementarias, que se denominan Q y 1, la salida Q es la
salida normal y 1 = 0. El flip-flop RS se puede construir a partir de puertas lgicas.
Fig.3[Datasheet Flip Flop RS]
Descripcin Estructural
Flip Flop Tipo RS
Fig.4[Descripcin estructural Flip Flop RS]
Flip Flop Tipo D
Fig.5[Descripcin estructural Flip Flop D]
Fig.6[Descripcin estructural Flip Flop JK]
Simulaciones
FLIP FLOP TIPO D
Fig.7 [Simulacin Flip Flop D]
FLIP FLOP TIPO J K
Fig.8 [Simulacin Flip Flop J.K]

FLIP FLOP TIPO R S
Fig.9 [Simulacin Flip Flop R.S]
Descripcin funcional
Tabla. 1 [Tabla de la verdad de Flip Flop D]
Tabla. 2 [Tabla de la verdad de Flip Flop J K]
Tabla. 3 [Tabla de la verdad de Flip Flop R S]
Conclusiones
1.
2.
3.
4.
El flip flop permite almacenar valores en memoria, y en dado caso reiniciarlos con reset.
Los flip flops pueden ser utilizados de manera sincrnica y asincrnica.
Los resultados de la tabla de la verdad de algunos flip flops dependen del estado anterior.
Se observ el funcionamiento de los flip flop, su comportamiento y sus distintos estados
para distinta secuencias de activacin.
Bibliografa
[1] L. ROGER TOKHEIM, Principios digitales.
[2] M. MORRIS MANO, Lgica digital y diseo de computadores.
[3] HERBERT TAUB, Circuitos Digitales y Microprocesadores.
[4] http://es.slideshare.net/JeduardAnonimo/secuenciales/combinacionales.
[5]M. JAFETH BAJONERO DOMINGUEZ, Flip Flop, Universidad del Valle de Mxico.
[6]www.unicrom.com/flip-flop/rs.jk.t

Informe Digitales Flip Flops

Cargado por

Copyright:

Formatos disponibles

Informe Digitales Flip Flops

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Informe Digitales Flip Flops

Cargado por

Copyright:

Formatos disponibles

Electrnica Digital

Universidad Distrital Francisco Jos de Caldas.

Santiago Zapata Mateus 20121007103

Fig.1 [Datasheet Flip Flop J.K]

Fig.2 [Datasheet Flip Flop D]

Flip Flop Tipo RS

Fig.3[Datasheet Flip Flop RS]

Fig.4[Descripcin estructural Flip Flop RS]

Flip Flop Tipo D

Fig.5[Descripcin estructural Flip Flop D]

Fig.6[Descripcin estructural Flip Flop JK]

Fig.7 [Simulacin Flip Flop D]

FLIP FLOP TIPO J K

Fig.8 [Simulacin Flip Flop J.K]

Fig.9 [Simulacin Flip Flop R.S]

Tabla. 1 [Tabla de la verdad de Flip Flop D]

Tabla. 2 [Tabla de la verdad de Flip Flop J K]

Tabla. 3 [Tabla de la verdad de Flip Flop R S]

También podría gustarte