Programa de Microelectrónica

Descargar como pdf o txt
Descargar como pdf o txt
Está en la página 1de 3

UNIVERSIDAD NACIONAL DE INGENIERA

FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA

SYLLABUS
EE-425 MICROELECTRNICA
ESPECIALIDAD: ELECTRNICA

CICLO: OCTAVO

CRDITOS: 04

AO: CUARTO

HORAS/SEMANA: T3, L2

RGIMEN: ELECTIVO

PRE-REQUIS. : EE-635

EVALUACIN: TIPO D

DOCENTE: DR. RUBN ALARCN MATUTTI


E-MAIL: [email protected]

OBJETIVO
El objetivo del curso es el de introducir a los alumnos los conceptos bsicos del
diseo de circuitos integrados.
RESUMEN
Introduccin al diseo microelectrnico. La tecnologa CMOS. El proceso
tecnolgico. Circuitos CMOS estticos. Circuitos CMOS dinmicos. Subsistemas
CMOS. Modelo lgico de fallos. Diseo para testabilidad. Introduccin al diseo de
CI analgicos. Tendencias de diseo y procesos. Laboratorio.
CONTENIDO
Captulo 1.- INTRODUCCIN AL DISEO MICROELECTRNICO.
Diseo microelectrnico VLSI: necesidades y posibilidades. Conceptos de ASICS
(Aplication Specific Integrated Circuits). Estilos de diseo.
Captulo 2.- LA TECNOLOGA CMOS.
Revisin de los dispositivos MOS. Modelo Spice. Anlisis de conmutacin. Efectos
de segundo orden.

Captulo 3.- EL PROCESO TECNOLGICO.


Etapas del proceso de fabricacin. La Tecnologa N-Well.
Captulo 4.- CIRCUITOS CMOS ESTTICOS.
Lgica CMOS complementaria. Lgica de Conmutadores. Aplicaciones.
Captulo 5.- CIRCUITOS CMOS DINMICOS
Concepto de lgica dinmica. Lgica domin. Lgica DCVS. Aplicaciones.
Captulo 6.- SUBSISTEMAS CMOS.
Diseo de subsistemas combinacionales. Diseo de subsistemas secuenciales.
Aplicaciones.
Captulo 7.- MODELADO LGICO DE FALLOS
Importancia del test. Fallos y errores. Modelo Stuck-At, Stuck-Open, Stuck-On,
Bridgign, delay. Invalidacin del test, algoritmo-D, path sentisization.
Captulo 8.- DISEO PARA TESTABILIDAD.
Controlabilidad y observabilidad. Mtodos y tcnicas de diseo para testabilidad:
AD-HOC, SCAN PATH, LFSR, BILBO, BIST.
Captulo 9.- INTRODUCCIN AL DISEO DE CI ANALGICOS.
Mtodos convencionales. Tcnicas pseudo-analgicas. Aplicaciones.
Captulo 10.- TENDENCIAS DE DISEO Y PROCESOS.
Microsistemas. MEMs. Sistemas Asncronos. SoC. Nanoelectrnica. Aplicaciones.
LABORATORIO
Experiencia 1.- MANEJO DEL PROGRAMA DE DISEO. LAYOUT.
Experiencia 2.- CIRCUITOS ESTTICOS, DINMICOS. DISEO Y LAYOUT.
Experiencia 3.- SUBSISTEMAS CMOS. SNTESIS Y TESTABILIDAD.
Experiencia 4.- MINI-PROYECTO DE DISEO DE UN CIRCUITO INTEGRADO
DE APLICACIN ESPECFICA (ASIC).

REFERENCIAS BIBLIOGRFICAS
1.- A. RUBIO, J. ALTET, X. ARAGONS, DISEO DE CIRCUITOS Y SISTEMAS
INTEGRADOS, ALFAOMEGA, Ed. UPC Barcelona, 2003.
2.- JAN M. RABAEY, A. CHANDRAKASAN, B. NIKOLIC, CIRCUITOS
INTEGRADOS DIGITALES: UNA PERSPECTIVA DE DISEO, PEARSON PRENTICE-HALL , 2da Edicin, 2004
3.- S.M. KANG, Y. LEBLEBICI, CMOS DIGITAL INTEGRATED CIRCUITS
ANALYSIS AND DESIGN, McGRAW-HILL, 2003
4.- WESTE, K.ESHARAGHIAN, "PRINCIPALES OF CMOS VLSI DESIGN:A
SYSTEMS PERSPECTIVE", ADDISON WESSLEY, 2nd Edition, 2001.
5.-J. A. PELESKO, D. H. BERNSTEIN, MODELING MEMS AND NEMS
CHAPMAN & HALL / CRC, 2002.
6.- RICHARD F. TINDER, "DIGITAL ENGINEERING DESIGN
MODERNAPPROACH", PRENTICE-HALL INTERNATIONAL INC., 1991.

A.

7.- V. N. YARMOLIK, "FAULT DIAGNOSIS OF DIGITAL CIRCUITS",JOHN


WILEY & SONS LTD., 1990.
8.- NIRAJ K. JHA, SANDIP KUNDU, "TESTING AND REALIABLEDESIGN OF
CMOS CIRCUITS", KLUWER ACADEMIC PUBLISHERS, 1990.
9.DONARD
DE
COGAN,
"DESIGN
AND
TECHNOLOGY
INTEGRATEDCIRCUITS", JOHN WILEY & SONS LTD., 1990.

OF

10.- MALCOLM R. HASKARD, IAN C.MAY, "ANALOG VLSI DESIGN NMOSAND


CMOS", PRENTICE-HALL, 1988.

*************

También podría gustarte