Este documento describe cómo almacenar datos en una memoria RAM estática de 8x4 bits utilizando el latch 74373 de 3 estados y visualizar los datos en un display. Explica que la RAM dinámica necesita refrescarse constantemente mientras que la RAM estática no, y ambas son volátiles. Detalla los componentes necesarios como los latch 74373, la memoria RAM 6116 de 2048 palabras de 8 bits, y el bus 74LS245. El objetivo es armar el circuito, probar su funcionamiento, y almacenar y mostrar datos en un display.
0 calificaciones0% encontró este documento útil (0 votos)
115 vistas6 páginas
Este documento describe cómo almacenar datos en una memoria RAM estática de 8x4 bits utilizando el latch 74373 de 3 estados y visualizar los datos en un display. Explica que la RAM dinámica necesita refrescarse constantemente mientras que la RAM estática no, y ambas son volátiles. Detalla los componentes necesarios como los latch 74373, la memoria RAM 6116 de 2048 palabras de 8 bits, y el bus 74LS245. El objetivo es armar el circuito, probar su funcionamiento, y almacenar y mostrar datos en un display.
Este documento describe cómo almacenar datos en una memoria RAM estática de 8x4 bits utilizando el latch 74373 de 3 estados y visualizar los datos en un display. Explica que la RAM dinámica necesita refrescarse constantemente mientras que la RAM estática no, y ambas son volátiles. Detalla los componentes necesarios como los latch 74373, la memoria RAM 6116 de 2048 palabras de 8 bits, y el bus 74LS245. El objetivo es armar el circuito, probar su funcionamiento, y almacenar y mostrar datos en un display.
Este documento describe cómo almacenar datos en una memoria RAM estática de 8x4 bits utilizando el latch 74373 de 3 estados y visualizar los datos en un display. Explica que la RAM dinámica necesita refrescarse constantemente mientras que la RAM estática no, y ambas son volátiles. Detalla los componentes necesarios como los latch 74373, la memoria RAM 6116 de 2048 palabras de 8 bits, y el bus 74LS245. El objetivo es armar el circuito, probar su funcionamiento, y almacenar y mostrar datos en un display.
Descargue como PDF, TXT o lea en línea desde Scribd
Descargar como pdf o txt
Está en la página 1/ 6
Practica 2
Almacenamiento de informacin en una RAM
RAP. Por medio de esta prctica el alumno aprender la implementacin de una memoria RAM esttica de 8x4 utilizando el latch 7473 de 3 estados y cmo almacenar datos en una memoria RAM 6116 por medio de un buffer visualizando los datos por medio de un display.
Fecha de Realizacin:___________ Fecha de entrega:______________
Calificacin:_____________
Marco terico
ALMACENAMIENTO DE INFORMACIN EN UNA RAM.
La RAM dinmica necesita ser refrescada cientos de veces por segundo, mientras que la RAM esttica no necesita ser refrescada tan frecuentemente, lo que la hace ms rpida, pero tambin ms cara que la RAM esttica. Ambos tipos son voltiles, lo que significa que pueden perder su contenido cuando se desconecta la alimentacin.
CIRCUITO INTEGRADO 74373 LATCH DE 3 ESTADOS (TRIESTADO). El circuito integrado 74373 o subfamilia (LS, F, S, HCT,..) es un registro de 8 latches tipo D con salida triestado. Tiene 2 entradas de control, el pin 1 OE es activo por nivel bajo, eso quiere decir que cuando tengamos este pin a nivel alto los pines salida (Q1..Q8) estn en el estado de alta impedancia, como si no estuvieran conectados. El otro pin de control es el LE que carga en el latch o flip flop cuando pasa a nivel alto, con el nivel que tengamos en las entradas D. En la tabla de la verdad se pueden observar todas las combinaciones. INPUT OUTPUT OE LE D Q
H X X Z L L X No hay ningn cambio. L H L L L H H H
Z = Estado de alta impedancia.
Al trabajar con ste circuito veremos su funcionamiento como un registro de almacenamiento de datos.
MEMORIA RAM 6116. El dispositivo 6116 es una memoria de acceso aleatorio, cuenta con una capacidad de 2048 palabras de 8 bits cada una, es una memoria estatica de alta velocidad, esta fabricada con la tecnologia CMOS, opera con una fuente de alimentacion de 5 volts y esta dispuesta en una pastilla de 24 terminales.
BUS TRANSCEPTAL 74LS245 (8 seales 3 estados de salida) Estos transceptores estn diseados para dos vias de comunicacion entre los buses de datos. La funcion de control y aplicacion minimiza los requisitos de temporizacion externa. Los dispositivos permiten la transmision del dato, del bus B al A,en funcion de la lgica en el control de direccion (DIR) de entrada. La salida a habilitar (OE) puede desactivar el dispositivo de manera que lo buses estn aislados. Material y Equipo
4 CI 74LS373 2 CI 74LS04 2 CI 7408 CI 7432 Dip switches Push button 8 leds 8 Resistencias de 470 Ohms 9 Resistencias de 1.2K Ohms HM6116 74LS245 Display de 7 segmentos Resistencias de 1k Desarrollo
Fase 1.- Arme el siguiente circuito y compruebe su buen funcionamiento Producto: Compruebe el funcionamiento y realice su tabla de verdad
Fase 2. Arme el siguiente circuito, utilizando las hojas tcnicas, complemente el diagrama realizando las conexiones necesarias para desplegarlo en un display de 7 segmentos y /o un display alfanumrico :
Producto A: Comprobar el funcionamiento Producto B) Una vez terminado el circuito almacene una letra en cada localidad grabando: IPN CECyT 3 ERR El primer nombre de los integrantes del equipo. Datos sugeridos por los integrantes del equipo. Producto C) Y muestre sus resultados en un display de 7 segmentos y/o alfanumrico
