Mario Medina C.

1
Compuertas
Lgicas
Mario Medina C.
[email protected]
Compuertas lgicas
Circuito bsico
n1 entradas binarias
1 o ms salidas binarias
Implementa una funcin lgica de las entradas
Dispositivos fsicos que representan las
operaciones binarias estudiadas
Elctricos
Hidrulicos
Mecnicos
Ejemplo: sumador LEGO
Ejemplos de sumadores
binarios
Hecho con Legos
Hecho en madera
Hecho en metal
Hecho en cartn
Tubos al vaco
Compuertas lgicas
Usuario ve la compuerta como caja negra
Slo importa su comportamiento de salida
No necesita conocer funcionamiento interno
Conocer las condiciones de operacin
Toda expresin booleana puede
implementarse fsicamente mediante la
interconexin de puertas lgicas
La representacin de los elementos
interconectados se conoce como esquemtico.
Compuertas lgicas
Puertas lgicas bsicas
AND: interseccin o producto lgico
OR: unin o suma lgica
NOT: complemento o inversin
NAND y NOR: basadas en las anteriores
XOR: OR exclusivo
NEXOR: equivalencia o NOT XOR
Buffers: acopladores
Puerta lgica AND
f = A*B
Smbolos ms usados
Simbologa militar o distintiva
Simbologa rectangular o europea
Mario Medina C.
2
7
Puertas AND de ms entradas
La compuerta anterior puede extenderse
a ms variables
f = A*B*C*D
Puerta lgica OR
f = A + B
Diferencia conceptual y funcional entre
producto lgico (AND) y suma lgica (OR), y
sus pares aritmticos, ^ y v.
Puerta lgica NOT
f = A
Tringulo + burbuja
Tringulo: funcin acopladora (buffer)
Burbuja: funcin de inversin o
complementacin
Puerta lgica NAND
f = (A*B) = A + B
AND con salida negada
OR con entradas negadas
Otras notaciones
A|B (Sheffer Stroke)
AB (Sheffer Stroke)
Henry M. Sheffer
(1882 1964)
Puerta lgica NAND
NAND es ms comn que AND
Ms fcil de fabricar
Elctricamente ms conveniente
NAND es conjunto funcionalmente completo
Es posible construir otras compuertas lgicas
utilizando solamente compuertas NAND
Puerta lgica NOR
f = (A + B) = A*B
OR con salida negada
AND con entradas negadas
Otras notaciones
AB (Peirce Arrow)
AB (Quine Dagger)
Charles S. Peirce
(1839 1914)
Mario Medina C.
3
Puerta lgica XOR
f = AB = AB + AB
Salida es 1 si las entradas son diferentes
Operador de desigualdad
Salida es 1 si paridad es impar
XOR de 2 entradas es comn
Posible XOR de 3 o ms entradas, pero es raro
Puerta lgica NEXOR
f = AB = AB + AB
Salida es 1 si las entradas son iguales
Operador de equivalencia
Llamado tambin XNOR, NXOR
Salida es 1 si paridad es par
Puerta buffer
f = A
Salida es igual a la entrada
Compuerta mejora caractersticas elctricas
de la seal
Aumenta la corriente
Mejora las transiciones 01 y 10
Conjuntos funcionalmente
completos
Conjunto funcionalmente completo
Operadores pueden implementar cualquier
funcin de conmutacin
Conjunto {AND, OR y NOT} es
funcionalmente completo
Pero, AND es OR con entradas y salida negadas
Y, OR es AND con entradas y salida negadas
Entonces, conjunto {OR, NOT} es completo
Tambin lo es {AND, NOT}
Conjuntos funcionalmente
completos
NOR con ambas entradas unidas es un NOT
NAND con ambas entradas unidas es NOT
Las funciones {NAND} y {NOR} son, cada
una, conjuntos funcionalmente completos
Toda funcin de conmutacin puede
implementarse usando slo compuertas NAND
compuertas NOR
Conjuntos funcionalmente
completos
Importancia de conjuntos funcionalmente
completos y equivalencias entre funciones
No disponibilidad de uno o varios tipos de
puertas lgicas
X X disponibles,pero no ambas
Requerimientos elctricos especficos
Costos de implementacin
Menor nmero de puertas generalmente no
implica simplicidad de implementacin
Mario Medina C.
4
Equivalencias entre puertas
AND + NOT OR + NOT NAND NOR
AND
OR
NOR
NAND
Lgica positiva y negativa
En la prctica, compuertas lgicas no
funcionan con 0s y 1s
Manuales de fabricantes especifican niveles
lgicos de voltajes H y L
Lgica positiva asume que H = 1 y L = 0
Lgica negativa asume que H = 0 y L = 1
Interpretacin de H y L asigna funciones
lgicas diferentes al mismo circuito
Lgica positiva y negativa
H H H
L L H
L H L
L L L
f B A
1 1 1
0 0 1
0 1 0
0 0 0
f B A
0 0 0
1 1 0
1 0 1
1 1 1
f B A
Datos Fabricante Lgica Positiva Lgica Negativa
Lgica positiva y negativa
Fabricantes expresan el comportamiento
fsico real
El usuario interpreta las seales
El equivalente en lgica negativa de una
funcin en lgica positiva es el dual de la
funcin
Las definiciones de puertas (AND, OR, etc) se
refieren siempre a lgica positiva para
entradas y salidas.
Lgica positiva y negativa
Para evitar confusiones, use solo lgica
positiva o negativa en el diseo
Esto no siempre es posible
Puede haber lgicas mezcladas
Una salida activa alta puede conectarse a una
entrada activa baja
Una seal activa alta (baja) indica que la
accin esperada se produce cuando el voltaje
es alto (bajo)
Ejemplo: apertura de una
vlvula
Vlvula se abre slo si se cumplen A y B
A: peticin de llenado
B: estanque vaco
C: apertura de vlvula
A
(activa alta)
B
(activa
alta)
C
(activa alta)
A
(activa baja)
B
(activa baja)
C
(activa baja)
Lgica Positiva Lgica Negativa
Mario Medina C.
5
Ejemplo: apertura de una
vlvula
Puede resultar confuso interpretar el tipo de
lgica con que se disea un esquemtico.
Convenciones
Todas las puertas usan lgica positiva
Marcar explcitamente seales activas bajas
Burbuja en la entrada o salida correspondiente
A
(activa baja)
B
(activa baja)
C
(activa baja)
Ejemplo: apertura de una
vlvula
Esquema anterior cumple con lo requerido
Complicado de entender por ops. de inversin
Convencin
hacer corresponder las entradas activas bajas de una
puerta, con salidas activas bajas (bubble matching)
A
(activa baja)
B
(activa
baja)
C
(activa baja)
Bubble
mismatch
A
(activa baja)
B
(activa baja)
C
(activa baja)
Notaciones alternativas Circuitos integrados
Conjunto de resistencias, diodos y
transistores fabricados en una sola pieza de
material semiconductor (generalmente
silicio) llamada sustrato (die)
El chip se encuentra dentro de un
receptculo plstico o cermico que tiene
pines para la interconexin
Dual Inline Package (DIP)
Plastic Leaded Chip Carrier (PLCC)
Ejemplos de circuitos
integrados
DIPs, SOICs y PLCCs
Encapsulados tpicos de SSI y
MSI
Componentes DIP
(Dual In-line Package)
Componentes SOIC
(Small Outline Inline
Package)
14 13 12 11 10 9 8
1 2 3 4 5 6 7
0.335 0.334 in.
0.228 0.244 in.
Lead no.1
identifier
14 13 12 11 10 9 8
1 2 3 4 5 6 7
0.740 0.770 in.
0.250 0.010 in.
Pin no.1
identifiers
14
1
14
1
Mario Medina C.
6
Encapsulados tpicos de LSI
Clasificacin de complejidad
de circuitos integrados
Circuitos integrados digitales
Conjunto de puertas logicas fabricadas sobre
una misma base semiconductora
Han tenido un desarrollo sostenido tendiente a:
Reducir el tamao fsico
Reducir el retardo
Reducir el consumo de potencia
Incluir funciones ms complejas
Reducir los costos de fabricacin
Clasificacin de CI por escala
de integracin
Chips SSI y MSI vistos en clases se usan
como interfaz para CI ms complejos
1000000 o ms Giga Scale Integration (GSI)
100000 a 999999 Ultra Large Scale Integration (ULSI)
10000 a 99999 Very Large Scale Integration (VLSI)
100 a 9999 Large Scale Integration (LSI)
12 a 99 MediumScale Integration (MSI)
menos de 12 Small Scale Integration (SSI)
Compuertas por chip Complejidad
Fabricacin de circuitos
integrados
Wafer de silicio de 5
con cientos de
pequeas IC dies
Familia TTL (Transistor-
Transistor Logic)
Utilizan transistores bipolares (PNP - NPN)
Familia ms popular de circuitos integrados
Todos los chips de esta serie comienzan con este
nmero (7400, 7402, 7438, etc)
Subfamilias derivadas incorporan nuevas tecnologas
Idntica configuracin de pines y operacin lgica
Diferencias estn en caractersticas elctricas
(potencia, velocidad, etc)
C. I. de la familia TTL usan 0V y 5V (V
cc
) como
estados lgicos 0 y 1
Familia TTL
Funcin Chip ID.
Hex Not 7404
Triple 3 input AND 7411
Triple 3 input NOR 7427
Dual 4 input NAND 7420
Dual 4 input AND 7421
8-input NAND 7430
Triple 3 input NAND 7410
Quad 2 input XOR 7486
Quad 2 input OR 7432
Quad 2 input AND 7408
Quad 2 input NAND 7400
Mario Medina C.
7
Configuraciones de IC tpicos
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
' 00
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
' 04
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
' 08
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
' 02
14
1
8
7
9
6
10
5
11
4
12
3
13
2
V
CC
GND
' 10
14
1
8
7
9
6
10
5
11
4
12
3
13
2
V
CC
GND
'11
14
1
8
7
9
6
10
5
11
4
12
3
13
2
V
CC
GND
'20
14
1
8
7
9
6
10
5
11
4
12
3
13
2
V
CC
GND
'21
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'27
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'32
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'86
14
1
8
7
9
6
10
5
11
4
12
3
13
2
VCC
GND
'30
Familias TTL
Tecnologa Schottky: alta frecuencia de
conmutacin y uso eficiente de la potencia
74F04 74F Alta velocidad
74L04 74L Baja potencia
74ALS04 74ALS Schottky avanzada de baja potencia
74LV04 74LV Bajo voltaje (3.3V)
74AS04 74AS Schottky avanzada
74LS04 74LS Schottky baja potencia
74S04 74S Schottky
7404 74 Estndar
Ejemplo Prefijo Serie TTL
Familias CMOS
Posteriores a tecnologa TTL
Menor consumo de potencia
Usan V
DD
en rango 4V a 15V como 1 lgico
Familia 4000: alternativa independiente a TTL
Familia 74C: funcionalidad compatible con TTL
74C04 es lgicamente igual a 7404
Familia 74CT: Voltajes compatibles con TTL
Familias CMOS
La mayora son elctricamente compatibles
con TTL
74LVX04 74LVX Bajo voltaje (3.3V, 5V)
74FC04 74FC Fast CMOS
74VHC04 74VHC Very High-Speed CMOS
74AHC04 74AHC Advanced High-Speed CMOS
74AC04 74AC Advanced CMOS
74HCT04 74HCT High-Speed TTL Compatible
74HC04 74HC High-Speed CMOS
74C04 74C Estndar CMOS
Ejemplo Prefijo Serie CMOS
Retardos en puertas lgicas
Hemos considerado slo el comportamiento
esttico de los circuitos combinacionales
Salida depende slo de la combinacin de las
entradas al circuito
Considerar comportamiento dinmico
Cmo vara la salida en funcin del tiempo
Propagacin de seales por los cables no es instantnea
Distintas puertas lgicas presentan retardos diferentes
Seales en un circuito viajan por mltiples caminos
con retardos diferentes
Puede producir pulsos espurios en la salida (glitches)
Retardos de las compuertas
Mario Medina C.
8
Comportamiento dinmico de
un pulso lgico Retardos en puertas TTL
Retardos 10 (
1
) y 01 (
2
) suelen ser
distintos
Especificados por el fabricante
20 13 30 22 74LS86A
10 10 15 15 74LS02
3 3 4.5 5 74S00
9 10 15 15 74LS00
35 31 60 60 74L00
5.9 6.2 10 10 74H00
11 7 22 15 7400
t
pLH
t
pHL
t
pLH
t
pHL
Componente TTL
Mximo Tpico