Flip Flop RS implementado con compuertas NAND

Flip Flop RS

Boletn de Novedades

Correo Gratis

Antes de ver este tutorial recomiendo primero leer Circuitos combinacionalesy Circuitos secuenciales. Si ya lo hizo o considera que no es necesario, prosiga.

De la misma manera que se implement un flip flop RS concompuertas NOR, tambin se puede hacer lo mismo con compuertas NAND. Ver el grfico anterior El flip flop RS est implementado con compuertas NAND, ver que las entradas son S y R. El anlisis del funcionamiento de este flip flop es similar a la del flip flop RS con compuertas NOR Tabla de verdad del flip flop RS implementado con compuertas NAND:

Este circuito tiene una aplicacin muy interesante:

Circuito de rebote

eliminador

Cuando se implementa unconmutador con el propsito de alimentar un circuito, ya sea con un nivel bajo "0 V." o un nivel alto "5 V. Es muy difcil lograr que esta seal de entrada sea perfecta. Esto debido a que elconmutador es un elemento mecnico , que a la hora de cerrar produce rebotes. Estos rebotes seran similares a los de una pelota que se deja caer y al final se detiene. En un conmutador este fenmeno no es evidente pero si ocurre.

Diagrama de circuito eliminador de rebote

Esta situacin podra ser no deseable para el circuito que recibe la seal. Con el siguiente circuito se elimina el problema. La seal se aplica a la entrada A y la salida se obtiene en la salida Q. Si se aplica la seal a "B", la salida estar en Q. Patrocinadores Enlaces relacionados Compuerta NAND o "No Y" Compuertas lgicas Niveles Lgicos Biestable tipo D implementado con biestable RS

Biestable JK (biestable universal) Entradas SET, CLEAR y tabla de verdad de biestable JK Recomendar este Tutorial a un amigo

PRCTICA 7
Nombre de la prctica: Multivibradores Biestables (flip-flop).

Objetivo de la prctica: Comprobar las tablas de verdad de los multivibradores biestables S-C, J-K, D y T, cuando son disparados porflanco negativo (TPN-Transicin de Pendiente Negativa).

Duracin: 4 horas.

Material necesario: Una fuente de voltaje de 5V 2 DIP de 8 entradas 11 diodos emisores de luz (LED) (5 rojos, 5 verdes y 1 amarillo) Las siguientes resistencias: Una de 22Kohms (R1), dieciocho de 470ohms y un preset de 4Moh ms (R2) 2 tablillas de conexiones (protoboard) Los siguientes circuitos integrados (TTL): Un 74LS175, dos 74LS176 o 74LS112, un 74LS04 y un LM555 Un capacitor de 1microFarad Alambre para conexiones.

Un desarmador pequeo (para ajustar el preset) Manual ECG Semiconductors

Autores Prof. M. en C. Salvador Saucedo Flores Prof. Ing. Pablo Fuentes Ramos Alumno PIFI: Eduardo Flores Meja

Telfono: 5729-6000 extensin: 54629 extensin: 54326 extensin: 54632

El elemento de memoria ms importante es el multivibrador (MVB), (flip-flop, FF, por su nombre en ingls), que est formado por un ensamble de compuertas lgicas. Aunque una compuerta lgica, por si misma, no tiene la capacidad de almacenamiento, pueden conectarse varias configuraciones de compuertas que se utilizan para producir estos multivibradores.

Figura 7.1. Smbolo general para un multivibrador (flip-flop) y definicin de sus 2 posibles estados de salida

La Figura 7.1 (a) muestra el smbolo general empleado para un MVB. El smbolo indica que el MVB tiene dos salidas, marcadas como Q yQ', que son inversas entre s. En realidad, se puede utilizar cualquier letra, pero la Q es la de uso ms extendido. La salida Q recibe el nombre de salida normal del MVB, mientras que Q' es la salida negada o invertida del MVB. Cada vez que se haga referencia al estado de un MVB, ste ser el estado de su salida normal Q: se sobreentiende que la salida invertida Q', se encuentra en el estado opuesto. Por ejemplo, si se afirma que el MVB se encuentra en estado ALTO (1), significa que Q=1; si se seala que el MVB se encuentra en el estado BAJO (0), entoncesQ=0. Claro est que el estado Q' siempre es el inverso de Q. Por lo tanto, un MVB tiene dos estados permisibles de operacin, como se indica en la Figura 7.1 (b). Ntese las diferentes

formas que se emplean para hacer referencia a los dos estados. Es necesario familiarizarse con cada una de ellas, ya que todas son de uso comn. Como lo indica el smbolo de la Figura 7.1 (a) un multivibrador puede tener una o ms entradas. stas se emplean para provocar que elMVB haga transiciones hacia atrs y hacia adelante entre sus posibles estados de salida. Como se ver mas adelante, la entrada del MVBslo tiene que recibir un pulso momentneo para cambiar el estado de su salida y sta permanecer en el nuevo estado an despus de la desaparicin del pulso de entrada. Esta es la caracterstica de memoria del multivibrador. El MVB se conoce con otros nombres, entre ellos registro bsico y multivibrador biestable. El trmino registro bsico se utiliza para ciertos tipos de MVB que se describen mas adelante. El trmino multivibrador biestable es un nombre ms tcnico para un MVB, pero es muy largo para ser utilizado con frecuencia,

REGISTRO BSICO CON COMPUERTAS NO-Y (NAND)

FIGURA 7.2. a) Registro bsico NO-Y, b) Tabla de verdad, c) Smbolo de bloques S=Inicio, C=Borrar

1. INICIO=BORRAR=1. Esta condicin es el estado normal y no tiene efecto alguno sobre el estado de salida. Las salidas Q y Q'permanecern en el estado en que se encontraban antes de presentarse esta condicin de entrada. 2. INICIO=0, BORRAR=1. Este estado siempre ocasionar que la salida pase al estado Q=1, donde permanecer an despus de

queINICIO y BORRAR retornen a ALTO. A esto se le denomina inicio del registro bsico. 3. INICIO=1, BORRAR=0. Esto siempre producir el estado Q=0, donde la salida permanecer an despus de que BORRAR retorne aALTO. A esto se le llama borrado o reinicio del registro bsico. 4. INICIO=BORRAR=0. Esta condicin intenta iniciar y borrar el registro bsico en forma simultnea y puede producir resultados ambiguos. No debe utilizarse.

REGISTRO BSICO CON COMPUERTAS NO-O (NOR)

FIGURA 7.3. a) Registro bsico NO-O, b) Tabla de verdad, c) Smbolo de bloques S=Inicio, C=Borrar

Dos compuertas NO-O acopladas transversalmente se pueden utilizar como un registro bsico con compuertas NO-O. El arreglo que se muestra en la Figura 7.3. a) es semejante al registro bsico con compuertas NO-Y, excepto que las salidas Q y Q' tienen posiciones invertidas. El anlisis de la operacin del registro bsico NO-O puede efectuarse de la misma forma que el registro bsico NO-Y. Los resultados se dan en la tabla de verdad de la Figura 7.3. b) y se resumen como sigue: 1. INICIO=BORRAR=0. Esta es la condicin normal del registro bsico NO-O y no tiene efecto alguno sobre el estado de salida. Q y Q'permanecern en cualquier estado en que se encontraran antes de esta condicin de entrada.

2. INICIO=1, BORRAR=0. Esto siempre har Q=1, donde permanecer an despus de que INICIO retorne a 0. 3. INICIO=0, BORRAR=1. Esto siempre har Q=0, donde se quedar an despus de que BORRAR regrese a 0. 4. INICIO=BORRAR=1. Esta condicin intenta iniciar y borrar el registro bsico al mismo tiempo y produce Q=Q'=0. Si las entradas se regresan a 0 simultneamente, el estado de salida resultante en impredecible. No se debe usar esta condicin de entrada. El registro bsico con compuertas NO-O opera exactamente igual que el registro bsico NO-Y, excepto que las entradas INICIO yBORRAR son activadas en ALTO en vez de activarlas en BAJO y el estado normal en reposo es INICIO=BORRAR=0. Q se fijar en ALTOpor medio de un pulso ALTO en la entrada INICIO y se har BAJO por medio de un pulso ALTO en la entrada BORRAR. En el smbolo de bloque simplificado del registro bsico NO-O de la Figura 7.3. c), las entradas S y C son activadas en ALTO.

Los sistemas digitales pueden operar en forma sincrnica o asincrnica. En los sistemas asincrnicos las salidas de los circuitos lgicos pueden cambiar de estado en cualquier momento en que una o ms de las entradas cambien. En los sistemas sincrnicos los tiempos exactos en que alguna salida pueda cambiar de estado se determinan por medio de una seal, que comnmente se le denomina de reloj. Esta seal de reloj es una serie de pulsaciones rectangulares o cuadradas, como se muestra en laFigura 7.4. La seal de reloj se distribuye a todas las partes del sistema y muchas (o incluso todas) las salidas del sistema pueden cambiar de estado slo cuando el reloj hace una transicin. Las transiciones (tambin denominadas flancos) se indican en la Figura 7.4. Cuando el reloj cambia de 0 a 1, a ste se le denomina Transicin con Pendiente Positiva (TPP); cuando el reloj pasa de 1 a 0, a sta se le conoce como Transicin con Pendiente Negativa (TPN).

FIGURA 7.4. Los MVB sincronizados por reloj tienen una entrada de reloj (CLK) que es activa sobre a) TPP o b) TPN. Las entradas de control determinan el efecto que tendr la transicin activa del reloj.

MULTIVIBRADORES SINCRONIZADOS POR RELOJ Existen varios tipos de MVB sincronizados por reloj. Las caractersticas principales, que son comunes a todos ellos, son: 1. Los MVB sincronizados por reloj, tienen una entrada de reloj que comnmente est marcada como CLK, CK o CP. En muchos MVBsincronizados por reloj, la entrada CLK es disparada por flanco, lo que significa que es activada por una transicin de la seal; esto se especifica por la presencia de un tringulo pequeo sobre la entrada CLK. En la Figura 7.4 a), se activa la entrada CLK slo cuando ocurre una transicin con pendiente positiva (TPP); la entrada no es afectada en ningn otro tiempo. En la Figura 7.4 b), se activa la entrada CLK slo cuando se presenta una transicin con pendiente negativa (TPN), lo que se simboliza con un crculo pequeo. 2. Los MVB sincronizados por reloj tambin poseen una o ms entradas de control que pueden tener varios nombres, lo que depende de su operacin. Las entradas de control no tendrn efecto sobre Q hasta que ocurra la transicin activa del reloj. En otras palabras, su efecto est sincronizado con las seales aplicadas en la entrada CLK. Por esta razn, estas entradas reciben el nombre de entradas sincrnicas de control. Por ejemplo, las entradas de control para el MVB en la Figura 7.4 a) no tendr efecto sobre Q hasta que ocurra una TPP en la seal del reloj. Del mismo modo, todas las entradas de control de la Figura 7.4 b) no tendrn efecto hasta que se presente unaTPN en la seal de reloj.

3. En resumen, puede afirmarse que las entradas de control hacen que las salidas del MVB estn listas para cambiar, mientras que latransicin activa en la entrada CLK es la que dispara el cambio.

MULTIVIBRADOR SINCRONIZADO POR RELOJ TIPO J-K La Figura 7.5 muestra un multivibrador tipo J-K sincronizado por reloj, disparado por la transicin con pendiente positiva de la seal de reloj. Las entradas J-K controlan el estado del MVB. La condicin principal de este MVB es que J=K=1 no genera una seal ambigua; para esta condicin, 11, el MVB siempre pasar a su estado opuesto cuando se efecte la transicin con pendiente positiva de la seal de reloj. A esta operacin se le denomina modo de complemento. En este modo, si J y K se dejan en estado ALTO, el MVB cambiar alestado complementario con cada pulso de reloj.

FIGURA 7.5 Multivibrador J-K sincronizado por reloj que responde a la transicin con pendiente positiva del reloj

La tabla de verdad de la Figura 7.5 resume la forma en que el MVB tipo J-K responde a la forma TPP por cada combinacin de J y K. La Figura 7.6 muestra el smbolo correspondiente a un MVB tipo JK sincronizado por reloj que se dispara con las transiciones con pendiente negativa de la seal de reloj. El crculo pequeo en la entrada CLK indica que este multivibrador se disparar cuando la entradaCLK pase de1 a 0.

FIGURA 7.6 Multivibrador que se dispara en transicin con pendiente negativa.

El MVB tipo J-K es mucho ms verstil que el tipo S-C, puesto que no tiene estados ambiguos. La condicin J=K=1, la cual genera la operacin de complemento, se usa ampliamente en todos los tipos de contadores binarios. En esencia, el multivibrador J-K puede hacer cualquier cosa que el MVB S-C pueda hacer, adems de operar en el modo de complemento.

MULTIVIBRADOR TIPO D

FIGURA 7.7 Multivibrador tipo D disparado con transiciones de pendiente positiva.

La Figura 7.7 contiene el smbolo y la tabla de verdad para un MVB tipo D, disparado por flanco positivo (TPP). A diferencia de losmultivibradores S-C y J-K, el tipo D slo tiene una entrada sincrnica de control, D, letra que proviene de dato. La operacin del MVB Des muy sencilla: Q va hacia el mismo estado en que se encuentra la entrada D, cuando ocurre una TPP en CLK. En otras palabras, el nivel presente en D ser almacenado en el MVB en el momento en que se presente una TPP.

MULTIVIBRADOR TIPO T Es aquel en el que la nica entrada es la del disparador (reloj) y ste se obtiene en base a un MVB J-K, llevando las entradas J y Kpermanentemente al nivel 1. Cuando se pulsa la entrada T, el biestable cambia de estado. Ver Figura 7.8.

FIGURA 7.8 a) Multivibrador tipo T disparado por flanco positivo, b) Comportamiento

ENTRADAS ASINCRNICAS En los multivibradores sincronizados por reloj se han estudiado las entradas J, K, D y T, las cuales se han sealado como entradas de control. A estas entradas se les denomina tambin entradas sincrnicas, porque su efecto sobre la salida del MVB se sincroniza con la entrada CLK. Como se ha observado, las entradas sincrnicas de control deben utilizarse junto con una seal de reloj para activar al MVB. Muchos MVB con reloj tambin tienen una o ms entradas asincrnicas, que operan independientemente de las entradas sincrnicas y de la entrada de reloj. Estas entradas asincrnicas se pueden emplear para fijar al MVB en el estado 1 o 0 en cualquier instante, sin importar las condiciones presentes en las otras entradas. Las entradas asincrnicas son entradas dominantes que pueden servir para ignorar todas las entradas a fin de colocar al MVB en un estado u otro. La Figura 7.9 muestra un MVB tipo J-K con entradas asincrnicas designadas como PRE y CLR. Estas son entradas activas en BAJO, como lo indican los crculos pequeos en el smbolo del MVB. La tabla de verdad que se incluye resume la forma en que afectan la salida delMVB.

FIGURA 7.9 Multivibrador tipo J-K con entradas asincrnicas PRE y CLR

Ahora examinaremos los casos diversos, en funcin de los valores lgicos de PRE y CLK:

PRE=CLR=1: Las entradas asincrnicas son inactivas y el MVB est libre de responder a las entradas J, K y CLK; en otras palabras, la operacin sincronizada por reloj, puede llevarse a cabo. PRE=0, CLR=1: PRE est activada y Q va inmediatamente a 1, sin importar que condiciones estn presentes en las entradas J, K yCLK. La entrada CLK no puede afectar al MVB mientras PRE=0. PRE=1, CLR=0: CLR es activada y Q va inmediatamente a 0, independientemente de las condiciones presente en las entradas J, K oCLK. La entrada CLK no tiene efecto mientras CLR=0 PRE=CLR=0: Esta condicin no debe utilizarse, ya que puede producir una entrada ambigua.

PRE=INICIO en CD=PREINICIO (PRE)= SP (inicio directo) CLR=BORRAR en CD=BORRAR (CLR)=REINICIO=CD (borrado directo) Es importante comprender que estas entradas asincrnicas responden a niveles de CD (Corriente Directa). Esto significa que si hay uncero constante en la entrada INICIO en CD, el MVB permanecer en el estado Q=1, independientemente de lo que ocurra en las otras entradas. En forma similar, un cero constante en la entrada BORRAR en CD mantiene al MVB en el estado Q=0. As, las entradas asincrnicas se pueden usar para conservar al MVB en un estado especfico en cualquier intervalo de tiempo que se desee. Sin embargo, con frecuencia las entradas asincrnicas se utilizan para iniciar o borrar al MVB al estado deseado mediante la aplicacin de un pulso momentneo. Muchos multivibradores con reloj que estn disponibles como circuitos integrados tendrn estos dos tipos de entradas asincrnicas; algunos tendrn solamente la entrada BORRAR en CD. Algunos otros tendrn entradas asincrnicas que son activadas en ALTO. Para estos ltimos, el smbolo del MVB no tendra un crculo pequeo en las entradas asincrnicas.

La siguiente figura presenta la configuracin del MVB 74LS74:

PROCEDIMIENTO EXPERIMENTAL
1. Armar el circuito topolgico siguiente: Circuito topolgico 1: Contiene 2 MVB tipo S-C asincrnicos, uno formado con compuertas NO-Y (NAND) y el otro con compuertas NOO (NOR).

Utilizar diodos emisores de luz (LED) color verde para representar Q1 y Q2 y LED color rojo para representar a Q'1 y Q'2. 2. Comprobar sus tablas de verdad que se mencionaron con anterioridad. 3. Armar el circuito topolgico siguiente:

Circuito topolgico 2: Contiene los multivibradores J-K, D y T, los tres sincronizados por reloj, cada uno con 2 entradas asincrnicas INICIO (PRE) y BORRAR (CLR). Utilizar LED color verde para representar a Q1, Q2 y Q3, LED color rojo para representar a Q'1, Q'2 y Q'3 y un LED color amarillo para Dr. En el circuito topolgico 2, el canal 1 del DIP representa a J, el 2 a K, el 3 a D, el 4 a PRE y el 5 CLR. El LED Dr, muestra lospulsos del reloj. 4. Consultar las configuraciones internas de los circuitos integrados a utilizar en el manual ECG Semiconductors. 5. Ajustar el preset con el desarmador a su mxima resistencia. 6. Colocar todos los canales del DIP en circuito abierto (OFF). 7. Cuando se vayan a comprobar las tablas de verdad de los MVB J-K y T, realizar los cambios en el DIP cuando Dr se encuentre en 0(apagado) para poder observar mejor como dependen las entradas de control (sincrnicas) del flanco negativo del reloj. 8. Comprobar la tabla de verdad del MVB J-K disparado por flanco negativo (TPN), que se encuentra en la pgina 43 del manual indicado,. Este MVB est representado por Q1 y Q'1 en el circuito topolgico 2, donde J est en el canal 1 del DIP y K en el canal 2. (CI74LS76). 9. Observar como al dar un pulso en J, Q guarda ese valor despus de ser retirado el pulso, hasta que este valor sea retirado (activadoK). 10. Comprobar la tabla de verdad del MVB tipo D, que en este caso es disparado por flanco negativo (TPP). En el circuito

topolgico 2, est representado por Q2 y Q'2. En el DIP, la entrada de control D se encuentra en el canal 3, (CI 74LS74). 11. Observar el MVB tipo T, que est representado por Q3 y Q'3, como realiza su complemento justo cuando Dr pasa de 1 a 0, (CI74LS76). 12. Llevar las entradas de control J y K a 1. 13. Disminuir con el desarmador la resistencia en el preset. 14. Cerrar el canal 4 del DIP, activando as la entrada asincrnica PRE y observar qu sucede en el circuito. 15. Regresar a OFF la entrada 4 del DIP (desactivar PRE). 16. Cerrar el canal 5 del DIP, que es la entrada asincrnica CLR y observar qu sucede en el circuito. 17. Conectarle un inversor al pulso del reloj, para que a los circuitos integrados llegue la seal de reloj invertida. 18. Anotar las observaciones. 19. Agregar en el reporte correspondiente a esta prctica el diagrama de la configuracin interna de los circuitos integrados utilizados.

CUESTIONARIO
1. Qu sucede el los LED cuando es activada la entrada asincrnica PRE? 2. Qu sucede en los LED cuando es activada la entrada asincrnica CLR? 3. Qu tipo de flanco es el que dispara a los MVB utilizados? 4. Cuando invertiste el pulso de reloj cmo se comport el disparo por flanco?

5. Cuando llevaste las entradas J y K a 1 este MVB se comport como tipo T? 6. De qu manera podras hacer el MVB S-C sincronizado por reloj? 7. En base a los conocimiento obtenidos de los multivibradores, disear un eliminador de rebotes.

CONTADOR BINARIO DE 4 BITS TTL 7493. El contador 7493 utilizan 4 flip-flops JK en modo de conmutacin, con entradas de reloj P0 y P1 en donde P1 es la entrada de reloj del segundo flip-flop por lo que para formar un contador de 4 bits mod-16 hay que conectar la salida del primer flip-flop de manera externa

(puente) con la entrada P1, quedando P0 como la entrada de reloj del contador. Tambin tiene dos entradas de reset (MR1 y MR2) las cuales no se deben dejar desconectadas (flotando) porque, como estas se activan en ALTA, al estar flotando toman un nivel ALTO lo que mantendra en reset al contador.

Figura 13: Contador 7493