CIRCUITOS INTEGRADOS Y FAMILIAS LGICAS

Universidad Nacional Experimental de la Fuerza Armada Nacional Coordinacin de Ingeniera en Telecomunicaciones Sistemas Digitales TLC 32125 Semestre 2-2013 Ing. Dayyanet Daz [email protected]

Tabla de Integracin de los IC

Circuitos Integrados
Un Circuito Integrado (CI IC por sus siglas en ingls) es un cristal semiconductor de silicio, llamado pastilla, que contiene componentes elctricos tales como transistores, diodos, resistencias y capacitores, los diversos componentes estn interconectados dentro de la pastilla para forma un circuito electrnico. La pastilla est montada en un empaque plstico (cermico) con sus conexiones soldadas a las patillas externas para conformar el circuito integrado: Ilustracin 1.

Nivel de Integracin SSI Integracin en Pequea Escala MSI Integracin de Mediana Escala LSI Integracin de Gran escala VLSI Integracin a Muy Gran Escala

Nmero de Compuertas Unas pocas compuertas 10 a 100 Compuertas Ms de 100 compuertas Miles

Funcin Ninguna funcin, solo compuertas Cumplir con una funcin lgica completa Funciones lgicas con ms de 100 compuertas

Tabla 1. Niveles de integracin de los IC

Familias Lgicas
Existen varias familias de circuitos integrados lgicos que se distinguen por el tipo de dispositivo semiconductor y por la manera como estos dispositivos son interconectados para la conformacin de las compuertas. Desde el punto de vista de fabricacin es muy sencillo repetir en una oblea semiconductora un solo tipo de compuerta y partir de all se generan las dems. El circuito bsico en cada familia es una compuerta NAND una NOR, dado que stas segn como se dispongan permiten generar las funciones de otras compuertas lgicas. Hay muchas familias lgicas de circuitos integrados digitales que han sido introducidos comercialmente. En la tabla presentada en la siguiente pgina se presentan las ms populares y sus sub-familias o series:

Ilustracin 1.. Vista interna de un IC tipo DIP

Ilustracin 2. (Izquierda) Pastilla de hilera doble (DIP) (Derecha) Pastilla plana

Caractersticas de los IC o Tienen tamaos normalizados o Nmero de patillas (pines) vara entre 8 y 64 o Cada uno tiene una designacin numrica impresa en su superficie o Cada fabricante publica un libro de caractersticas (databook) que rene todos los datasheet de sus IC
By Ing. Dayyanet Daz

Pag.1 de 9

Tecnologa Familia de circuitos lgicos integrados con transistores bipolares TTL Lgicas de transistores (Transistortransistor logic)

Serie TTL estndar (74XXX) TTL de baja potencia (74LXXX) TTL shoottky (74SXXX) TTL shoottky de baja potencia (74LSXXX) TTL shoottky avanzada (74ASXXX) TTL shoottky de baja potencia avanzada (74ALSXXX)

popular. La ECL se usa en sistemas que requieren operaciones de alta velocidad. La CMOS se usa por lo general para sistemas que requieren bajo consumo de energa. La BICMOS combina las mejores caractersticas de ambas familias. Se usan para aplicaciones en microprocesadores y de interfaz de bus. Parmetros caractersticos ms importantes de las familias Los parmetros caractersticos de las familias de IC lgicos se comparan analizando el circuito de la compuerta bsica de cada familia, los parmetros ms importantes que son evaluados y comparados son: FAN-OUT: Especifica el nmero de cargas normales que puede accionar la salida de la compuerta sin menoscabar su operacin normal. Recuerde que cualquier circuito suministra una cantidad limitada de corriente por encima de la cual no opera correctamente y en este caso se dice que est sobrecargada, las compuertas no son la excepcin. El FANOUT es el nmero mximo de entradas que pueden conectarse a la salida de la compuerta, ver la ilustracin.

Familia de circuitos lgicos integrados con transistores MOSFET

ECL (emitter-coupled logic) CMOS (Complementary Metal-oxide semiconductor)

CMOS estndar (54XXX) CMOS de alta velocidad (54HCXXX) CMOS de alta velocidad compatible TTL (54HCTXXX) CMOS de alta velocidad avanzada (54AHCXXX) CMOS de alta velocidad avanzada compatible TTL (54AHCTXXX)

NMOS PMOS

Tambin existe la familia BicMOS la cual combina transistores bipolares con transistores MOSFET Aplicaciones tpicas de las familias lgicas La familia TTL tiene una lista extensa de funciones digitales y es comnmente la familia lgica ms

Ilustracin 3. Representacin de la conexin entre compuertas. (Io=n.Ii )

A continuacin se muestra una grfico con las valores tpicos de FANOUT de cada subfamilia

By Ing. Dayyanet Daz

Pag.2 de 9

de onda que se muestra en la figura es ideal.

Ilustracin 4. Valores tpicos de Fan-Out para las diferentes sub-familias

DISIPACIN DE POTENCIA Es la potencia suministrada necesaria para operar la En la ilustracin a continuacin se representan los compuerta. Este parmetro se expresa en milivatios valores tpicos de disipacin vs los tiempos de (mW) y representa la potencia real disipada por la propagacin de algunas sub-familias. compuerta. Un IC con cuatro compuertas exigir de la fuente cuatro veces la potencia disipada por cada compuerta. En un sistema dado puede haber muchos circuitos integrados y sus potencias deben tenerse en cuenta. La potencia total disipada en un sistema es la suma total de las potencias disipadas de todos los IC

Ilustracin 6. Retardo de propagacin de un IC

Ilustracin 5. Consumo de un IC. (Pcc=Icc.Vcc)

Ilustracin 7. Ubicacin de algunas sub-familias en funcin de la disipacin de potencia vs el tiempo promedio de retardo

RETARDO DE PROPAGACIN Es el tiempo promedio de demora en la transicin de propagacin (de H a L o de L a H) de una seal de la entrada a la salida, cuando las seales binarias cambian de valor. Se expresa en nanosegundos (s).

MARGEN DE RUIDO. Es el mximo voltaje de ruido agregado a la seal de entrada de un circuito digital que no cause un cambio indeseable, a la salida del circuito. Se expresa en voltios (V). Las seales que viajan de las entradas de un circuito El ruido es el trmino usado para denotar una digital a las salidas pasan por una serie de compuertas. seal indeseable sobrepuesta a una seal de El retardo total del circuito es la suma de los retardos operacin normal. de propagacin a travs de las compuertas.

En la Ilustracin 6, se muestran los parmetros tpicos de retardo de propagacin, tpHL tiempo de propagacin en la transicin H a L y tpLH tiempo de propagacin en la transicin de L a H. Se define el tiempo de propagacin de una puerta (tp) como la media aritmtica de tpHL y tpLH. Ntese que la forma
By Ing. Dayyanet Daz Pag.3 de 9

Ilustracin 8. Mrgenes de ruido en un IC.

Ilustracin 10. Niveles de voltaje y margen de ruido para la familia TTL con Vcc=5v

Ilustracin 9. Mrgenes de ruido tpicos para las diferentes subfamilias lgicas.

Ilustracin 11. Niveles de voltaje y margen de ruido para la familia CMOS con Vcc=5v

NIVELES DE VOLTAJE Los siguientes son las definiciones de niveles de voltaje que define el fabricante como mnimos y mximos para los niveles altos y bajos de una compuerta VOH: Voltaje de salida mnimo que una compuerta entrega cuando su salida est en el nivel alto. VOL: Voltaje de salida mximo que una compuerta entrega cuando su salida est en el nivel bajo. VIH: Voltaje mnimo que puede ser aplicado en la entrada de una compuerta y ser reconocida como nivel alto. VIL: Voltaje mximo que puede ser aplicado en la entrada de una compuerta y ser reconocida como nivel bajo A continuacin se presentan los niveles de tensin y margen de ruido para las familias TTL y CMOS

Compuertas con salidas colector abierto y con salidas tri-estado Hasta el momento se ha definido que los niveles lgicos conocidos para una seal digital podrn ser 0 1. Y se debe recordar que dos salidas nunca se deben conectar al mismo punto, ya que en caso de que tengan niveles distintos, esto generara un conflicto. Cuando hay necesidad de unir dos salidas en una nica lnea, es necesario usar una de estas tecnologas: COMPUERTAS TRI-ESTADO Este tipo de compuerta tiene una entrada habilitadora (EN), si esa entrada est activada la compuerta pasa la seal de la entrada sin ninguna modificacin, por el contrario si la entrada habilitadora est inactiva, la salida se comporta como un circuito abierto, se representa con una Z (de alta impedancia).

By Ing. Dayyanet Daz

Pag.4 de 9

En la siguiente ilustracin se puede ver representacin de una compuerta tri estado

externa a la salida para poder tener una respuesta la de la compuerta

Ilustracin 15. Representacin de una compuerta TTL de colector abierto y su circuito interno Ilustracin 12. Representacin de una compuerta TTL tri-estado y su circuito interno.

Una de las principales aplicaciones de este tipo de compuertas es realizar una interfaz entre la familia Ilustracin 13. Tabla de la verdad de una compuerta TTL y otro tipo de familia que funciona con un tri-estado tipo buffer nivel de voltaje diferente. Otra aplicacin de este El hecho de que exista un tercer estado para una tipo de compuertas es el control de pequeas compuerta (Circuito Abierto), permite crear los cargas como pequeas lmparas o a rels. llamados buses de datos en los cuales se conectan Un uso interesante de este tipo de compuerta es varias salidas a un mismo punto (Ver figura) que se puede implementar una compuerta AND alambrada. (Ver figura)

EN 0 0 1 1

E 0 1 0 1

S Z Z 0 1

La compuerta requiere de una fuente para el correcto funcionamiento de la compuerta. El voltaje de salida no depende de la fuente de alimentacin de la compuerta, por lo cual se puede conectar la carga a un voltaje distinto.

Ilustracin 14. Tabla de la verdad de una compuerta tri-estado

COMPUERTAS DE COLECTOR ABIERTO En este caso la compuerta TTL bsica se modifica para obtener el colector del transistor interno. De la figura se puede apreciar que: La salida de la compuerta es directamente uno de los colectores con que esta construida la compuerta. Es necesaria una resistencia de carga (pull-up)

Ilustracin 16. Funcin AND cableada con compuertas de colector abierto.

A continuacin se presenta un extracto de la tabla de contenido de uno de los Databook (1975 Fairchild Low Power Schottky and Macrologic TTL ) del fabricante Fairchild Semiconductor, donde se resumen los cdigos de los IC ms

By Ing. Dayyanet Daz

Pag.5 de 9

usados tanto LSI o MSI.

DEVICE 54LS/74LS00 54LS/74LS02 54LS/74LS03 54LS/74LSO4 54LS/74LS05 54LS/74LS07 54LS/74LS0' 54LS/74LS0( 54LS/74LS)0 54LS/74LS) ) 54LS/74LS)4 54LS/74LS)5 54LS/74LS20 54LS/74LS2) 54LS/74LS22 54LS/74LS27 54LS/74LS30 54LS/74LS32 54LS/74LS37 54LS/74LS3' 54LS/74LS40 54LS/74LS42 54LS/74LS5) 54LS/74LS54 54LS/74LS55 54LS/74LS'3 54LS/74LS'1 DESCRIPTION Quad 2-Input NAND Gate Quad 2-Input NOR Gate Quad 2-Input NAND Gate (Open Collecto ! "e# In$e te "e# In$e te (Open Collecto ! "e# %u&&e (Open Collecto ! Quad 2-Input AND Gate Quad 2-Input AND Gate (Open Collecto ! * +ple 3-Input NAND Gate * +ple 3-Input AND Gate "e# Sc,-+tt * +..e * +ple 3-Input AND Gate (Open Collecto ! Dual 4-Input NAND Gate Dual 4-Input AND Gate Dual 4-Input NAND Gate (Open Collecto ! * +ple 3-Input NOR Gate '-Input NAND Gate Quad 2-Input OR Gate Quad 2-Input NAND %u&&e Quad 2-Input NAND %u&&e (Open Collecto ! Dual 4-Input NAND %u&&e )-o&-)0 Decode Dual AND-OR-In$e t Gate 2-3-3-2-Input 2-/+de 4-Input 4-%+t 0ull Adde Quad 2#clu3+$e OR Gate

54LS/74LS)70 4 # 4 Re.+3te 0+le (Open Collecto ! 54LS/74LS)74 "e# D 0l+p-0lop 6/Clea 54LS/74LS)75 Quad D 0l+p-0lop 6/Clea 54LS/74LS)') 4-%+t AL7 54LS/74LS)(4 4-%+t R+.,t/Le&t S,+&t Re.+3te 54LS/74LS)(5 4-%+t S,+&t Re.+3te ((300 *8pe! 54LS/74LS25) '-Input 5ult+ple#e (3-State! 54LS/74LS253 Dual 4-Input 5ult+ple#e (3-State! 54LS/74LS257 Quad 2-Input 5ult+ple#e (3-State! 54LS/74LS25' Quad 2-Input 5ult+ple#e (3-State! 54LS/74LS25( '-%+t Add e33a4le Latc, ((334! 54LS/74LS211 Quad 2#clu3+$e NOR (Open Collecto ! 54LS/74LS27( Quad Set-Re3et Latc, 54LS/74LS2'3 4-%+t 0ull Adde (Rotated LS'3! 54LS/74LS2(5 4-%+t S,+&t Re.+3te (3-State! 54LS/74LS2(' Quad 2-Input 5ult+ple#e 6/Output Latc,e3 54LS/74LS315 "e# %u&&e 6/Co--on 2na4le (3-State! 54LS/74LS311 "e# In$e te 6/Co--on 2na4le (3-State! 54LS/74LS317 "e# %u&&e 9 4-%+t : 2-%+t (3-State! 54LS/74LS31' "e# In$e te 9 4-%+t : 2-%+t (3-State!

Pinout de los IC ms utilizados

54LS/74LS)25 Quad 3-State %u&&e (LO/ 2na4le! 54LS/74LS)21 Quad 3-State %u&&e ("IG" 2na4le! 54LS/74LS)32 Quad 2-Input Sc,-+tt * +..e 54LS/74LS)33 )3-Input NAND Gate 54LS/74LS)31 Quad 2#clu3+$e OR (Open Collecto ! 54LS/74LS)3' )-o&-' Decode /De-ult+ple#e 54LS/74LS)3( Dual ) -o& -4 Decode /De-ult+ple#e 54LS/74LS)5) '-Input 5ult+ple#e 54LS/74LS)52 '-Input 5ult+ple#e 54LS/74LS)53 Dual 4-Input 5ult+ple#e 54LS/74LS)55 Dual )-o&-4 Decode 54LS/74LS)51 Dual )-o&-4 Decode (Open Collecto ! 54LS/74LS)57 Quad 2-Input 5ult+ple#e (Non-+n$e t+n.! 54LS/74LS)5' Quad 2-Input 5ult+ple#e (In$e t+n.!

74LS00/74LS01

74LS02

By Ing. Dayyanet Daz

Pag.6 de 9

74LS09, AND 4 Input 74LS04/74LS05

74LS10

74LS05, NAND 4 Input

74LS11

74LS07

74LS86

74LS08/74LS09

By Ing. Dayyanet Daz

Pag.7 de 9

Interfaces Una interfaz de usuario se puede definir como el medio con que el usuario puede comunicarse con una mquina (circuito), un equipo o una computadora, y comprende todos los puntos de contacto entre el usuario y el equipo, (Circuito) normalmente suelen ser fciles de entender y fciles de accionar A continuacin se muestran algunos circuitos tpicos que pueden servir de interfaz para las implementaciones de sus diseos.
Ilustracin 19. Interfaz de salida con Rele.

IOL VIL VOL

Ilustracin 17. Interfaz de salida con LED. (El led se enciende con 0 lgico)

Rmin =

Vcc VLED VOL max I OL max

IOH

Ilustracin 20. Interfaz de salida con Display 7 segmentos Anodo comn y decodificador 74LS47.

VIH VOH

Ilustracin 18. Interfaz de salida con LED. (Activado con un 1 lgico)

Rmin =

VOL min VLED I OH max

Ilustracin 21. Interfaz de salida con Display 7 segmentos Catodo comn y decodificador 74LS48.

By Ing. Dayyanet Daz

Pag.8 de 9

en el circuito. Un cdigo podra ser: Negro=Tierra, Rojo=Vcc, Verde=Entradas, Azul Salidas, Amarillo=otras. 8. Se recomienda que por su propia salud mental y la de su instructor de laboratorio, evite por todos los medios las conexiones tipo espaguetti como la mostrada a continuacin, ya que es literalmente un dolor de cabeza conseguir las fallas que se puedan producir.
Ilustracin 22. Interfaz de entrada con Switch (S abierto=5V, S cerrado=0V).

Documentacin en lnea y sitios de inters

Ilustracin 23. Interfaz de entrada con Swicthes, para una palabra de 4bits, con leds. (Sn cerrado=0V, Sn abierto=5V)

Consejos prcticos al trabajar con IC TTL 1. Las seales de entrada nunca deben de ser mayores a la tensin de alimentacin ni inferiores al nivel de tierra. 2. Si alguna entrada debe estar siempre en un nivel alto, conectarla a Vcc (tensin de alimentacin) 3. Si alguna entrada debe estar siempre en un nivel bajo, conectarla a tierra 4. Si hay entradas no utilizadas, en compuertas NAND, OR, AND, conectarlas a una entrada que si se est utilizando. 5. Es mejor que las salidas no utilizadas de las compuertas estn a nivel alto pues as consumen menos corriente. 6. Evitar los cables largos dentro de los circuitos. 7. Utilizar un cdigo de colores para los cables ayuda a corregir fcilmente las posibles fallas www.icmicroanalysis.com/resourcecenter.htm l www.datasheetcatalog.net www.national.com www.fairchildsemi.com www.ti.com www.freescale.com

By Ing. Dayyanet Daz

Pag.9 de 9