31/10/2013

UNIDAD III LOGICA COMBINACIONAL

FUNCIONES BOOLEANAS
2. Antes de calcular los valores que toma la funcin, segn lo que valgan A y B, se pueden aplicar algunas propiedades para obtener una funcin ms simplificada
, = + = + B =

Es ms sencillo trabajar con esta funcin simplificada: F = Por cuestiones de comodidad, muchas veces no escribimos entre parntesis las variables de la funcin, as por ejemplo podemos definir una funcin de 3 variables de la siguiente manera: = +

Competencia especifica a desarrollar: Aplicar las compuertas lgicas y los circuitos integrados SSI y MSI en la implementacin de circuitos digitales combinacionales
Elabor: Ing. Flix Gmez Snchez 1

Elabor: Ing. Flix Gmez Snchez

COMBINACION DE COMPUERTAS LOGICAS Lgica combinacional es la interconexin de compuertas lgicas para generar una funcin lgica especifica en la que las entradas dan como resultado una salida inmediata; no existen memorias o dispositivos de almacenamiento. Se combinaran compuertas (AND, OR) e inversores con la finalidad de resolver problemas lgicos que no requieren memoria. Las herramientas para resolver problemas relacionados con la lgica combinatoria son: Las tablas de verdad, las expresiones booleanas y los smbolos lgicos

FUNCIONES BOOLEANAS Y TABLAS DE VERDAD

Existe otra manera de especificar una funcin booleana y es utilizando las tablas de verdad. En ellas lo que estamos representando es el valor que debe tomar la funcin cuando las variables de entrada toman todos los valores posibles. As por ejemplo yo puedo definir una funcin G de la siguiente manera: A 0 0 1 1 B 0 1 0 1 G 0 1 0 1

La regla que se cumple es la siguiente. Si la funcin tiene n variables, la tabla de verdad tendr 2 filas.

Obtencin de una tabla de verdad a partir de una expresin Esto es bastante sencillo. Lo primero que hay que hacer es identificar el nmero de variables de la funcin, para conocer el tamao de la tabla de verdad. A continuacin escribimos nmeros en binario en la parte de las variables. Finalmente vamos fila por fila obteniendo el valor de la funcin, utilizando la expresin.
Elabor: Ing. Flix Gmez Snchez 5

Elabor: Ing. Flix Gmez Snchez

FUNCIONES BOOLEANAS
Funciones booleanas, que son exactamente iguales a las funciones matemticas a las que estamos habituados pero con la particularidad de que las variables son booleanas y que los valores devueltos por la funcin tambin son booleanos, es decir, una funcin booleana slo puede tomar los valores 0 1. F(x,y)= + 3. 2
(, ) = +

Ejemplo: = + 1. La funcin tiene 3 variables, la tabla de verdad tendr 23 = 8 2. Dibujamos la tabla, poniendo en binario natural el nmero de fila, comenzando por 0: 3. Calculamos el valor de la funcin para cada una de las filas. El resultado se muestra a continuacin, dejndose al lector su comprobacin:
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 G A 0 0 0 0 1 1 1 1
Elabor: Ing. Flix Gmez Snchez

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

G 0 1 0 1 1 1 0 1
6

funcin booleana de 2 variales

1. Puesto que las variables de entrada A y B, slo pueden tomar los valores 0 y 1, hay 4 casos distintos: A = 0, B = 0 A = 0, B = 1 A = 1, B = 0 A = 1, B = 1 F(0,0) = 0 F(0,1) = 0 F(1,0) = 1 F(1,1) = 0
Elabor: Ing. Flix Gmez Snchez 3

31/10/2013

Obtencin de una expresin a partir de una tabla de verdad Cuando diseemos circuitos combinacionales, ser muy normal que tengamos una tabla de verdad que haya que convertir a expresiones booleanas. El proceso es sencillo, sin embargo ocurre que dada una tabla de verdad se pueden obtener multitud de expresiones diferentes, todas ellas equivalentes. Nuestra misin consistir en obtener la expresin ms simplificada posible. Esto lo iremos viendo en los siguientes apartados. Formas cannicas Se caracterizan porque en todos los trminos de estas expresiones aparecen todas las variables . Primera forma cannica (Minterminos) Una funcin que est en la primera forma cannica se caracteriza porque est formada por sumas de productos. Y recordemos que por ser una forma cannica, en todos sus trminos se encuentran todas sus variables. = + +
Elabor: Ing. Flix Gmez Snchez 7

Ejemplo: Obtener la segunda forma cannica, a partir de la siguiente tabla de verdad: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 1 1 0 1 0 1 0 1

= + + + + + + Notacin: Para la segunda forma cannica se usa otra notacin. La funcin F anterior est constituida por tres trminos multiplicados. Si nos fijamos en el primero: + + , se corresponde con la fila de la tabla de verdad en la que A=0, B=1, C=0, que si lo ponemos en decimal es el nmero 2. De esta manera podemos usar la siguiente notacin para representar a F:
= 2,4,6

Elabor: Ing. Flix Gmez Snchez

10

La obtencin de la primera forma cannica, a partir de una tabla de verdad es inmediato. El proceso se denomina desarrollo de la tabla de verdad por unos. Tomamos la tabla de verdad y slo nos fijamos en las filas en las que la funcin vale 1, olvidndonos del resto. Por cada una de estas filas tendremos un sumando, constituido por el producto de todas las variables, aplicando la siguiente regla: Si una variable est a 0, en la fila escogida, usaremos la variable negada, y si est a 1 usaremos la variable sin negar. Obtener la primera forma cannica, a partir de la siguiente tabla de verdad: A B C F 0 0 0 0 = + + 0 0 1 1 Veamos en algunos casos que esta expresin representa la misma funcin que la de la tabla de verdad: 0 1 0 0 0 1 1 1 1. Para A=0, B=1 y C=0, vemos en la tabla de verdad que F=0. Vamos a comprobarlo: 1 0 0 0 1 0 1 0 = 0 1 0 + 0 1 0 + 0 1 0 = 0 + 0 + 0 = 0 1 1 0 0 2. Para A=0, B=1 y C=1, en la tabla de verdad F=1. Lo comprobamos: 1 1 1 1 Elabor: Ing. Flix Gmez Snchez 8

Simplificacin de funciones booleanas

Las funciones booleanas se tienen que simplificar al mximo, para disear los circuitos con el menor nmero de componentes electrnicos. 1. Utilizando las propiedades y Teoremas del Algebra de Boole. Se denomina mtodo analtico de simplificacin de funciones. Hay que manejar muy bien estas propiedades para poder eliminar la mayor cantidad de trminos y variables. 2. Utilizando el mtodo de Karnaugh. Es un mtodo grfico que si lo aplicamos bien, nos garantiza que obtendremos la funcin ms simplificada posible, a partir de una tabla de verdad. Normalmente las formas cannicas no son las expresiones ms simplificadas.

Elabor: Ing. Flix Gmez Snchez

11

Notacin: A cada uno de los sumandos de una expresin en la primera forma cannica, le corresponde una fila de la tabla de verdad, es decir, un nmero en decimal. As en la funcin anterior: = + +
= 1,3,7

METODO DE KARNAUGH
Este es un mtodo para obtener la funcin ms simplificada a partir de una tabla de verdad. Supongamos que tenemos una funcin F(A,B,C) de tres variables, cuya tabla de verdad es: Si la desarrollamos por la primera forma cannica obtenemos:

Segunda forma cannica (Maxterminos)

Un funcin en la segunda forma cannica se caracteriza porque est formada por un producto de sumas. Y en todos sus trminos deben aparecer todas sus variables, bien negadas o no. Por ejemplo:

= + + + + El proceso se denomina desarrollo de la tabla de verdad por ceros. Tomamos la tabla de verdad y slo nos fijamos en las filas en las que la funcin vale 0, olvidndonos del resto. Si una variable est a 1, en la fila escogida, usaremos la variable negada, y si est a 0 usaremos la variable sin negar.
Elabor: Ing. Flix Gmez Snchez 9 Elabor: Ing. Flix Gmez Snchez 12

31/10/2013

Veremos como aplicando el mtodo de Karnaugh podemos simplificar esta funcin. Vamos a organizar esta misma tabla de la siguiente manera:

Y est ms simplificada que la forma cannica!! Pero...Se puede simplificar ms? Si!. Inicialmente la funcin F tena 6 sumandos, puesto que tena 6 unos. Al hacer 3 grupos, ahora tiene 3 sumandos. Podemos reducir el nmero de grupos? Si, vamos a ver qu pasa si tomamos los siguientes grupos:

Observamos lo siguiente: En total hay 8 casillas, cada una correspondiente a una fila de la tabla de verdad En cada casilla est colocado el valor de la funcin F, correspondiente a esa entrada. En el nuevo diagrama hay dos casillas con 0 y 6 con 1. Hay dos filas, en la primera fila estn todos los valores de F correspondientes a A=0, y en la segunda correspondientes a A=1. Hay 4 columnas, y el nmero que est en la parte superior de cada una de ellas nos indica los valores de las variables B y C en esa columna. Dada una casilla cualquiera, mirando el nmero situado en la misma fila, a la izquierda del todo nos informa del valor de la variable A y los dos valores superiores, en la misma columna, nos dan los valores de B y C. As por ejemplo, si tomamos como referencia la casilla que est en la esquina inferior derecha, se corresponde con el valor que toma F cuando A=1, B=1 y C=0.
Elabor: Ing. Flix Gmez Snchez 13

Ahora slo hay 2 grupos. El nuevo grupo 2 est constituido por 4 casillas en las que F=1. La expresin de este grupo se obtiene sumando las expresiones de estas 4 casillas. Las nuevas expresiones de los grupos quedaran:

Elabor: Ing. Flix Gmez Snchez

16

Entre dos casillas adyacentes cualesquiera, slo vara una variable de entrada, quedando las otras dos con los mismos valores. Por ejemplo, si estamos en la casilla inferior derecha, en la que A=1, B=1 y C=0. Si vamos a la casilla que est a su izquierda obtenemos un valor de las variables de: A=1, B=1, C=1. Si lo comparamos los valores de las variables correspondientes a la casilla anterior, vemos que slo ha cambiado una de las tres variables, la C. Lo mismo ocurre si nos desplazamos a cualquier otra casilla adyacente. Ahora vamos a ver una propiedad mgica de esta tabla. Si obtenemos la primera forma cannica, obtenemos una funcin con 6 trminos. Vamos a fijarnos slo en los trminos que obtenemos si desarrollamos slo dos casillas adyacentes, como por ejemplos las marcadas en gris en la figura: Los valores de las variables en estas casillas son: A=1, B=1, C=1 y A=1, B=1, C=0. Si obtenemos los trminos de la primera forma cannica y los sumamos:

Que est ms simplificada que la anterior!! Pero... Es la ms simplificada? No, todava podemos simplificarla ms. Por qu no podemos tomar 2 grupos de 4 casillas adyacentes?. Tomemos los grupos siguientes: Las nuevas expresiones de los grupos son:

Por tanto, la nueva funcin F simplificada es:

Esta funcin est simplificada al mximo!!! Criterio de mxima simplificacin: Para obtener una funcin que no se puede simplificar ms hay que tomar el menor nmero de grupos con el mayor nmero de 1 en cada grupo.
Elabor: Ing. Flix Gmez Snchez 17

Si tomamos dos casillas adyacentes cuyo valor es 1 y desarrollamos por la primera forma cannica, desaparecer una de las variables. Slo permanecen las variables que no cambian de una casilla a otra.
Elabor: Ing. Flix Gmez Snchez 14

De esta manera, vamos a ver qu pasa si tomamos los siguientes grupos:

Hay que tener en cuenta que los grupos cd unos que se tomen slo pueden tener un tamao de 1, 2, 4, 8, 16,... (es decir, slo potencias de dos). Esa es la razn por la que en el ejemplo anterior los grupos que se han tomado son de tamao 4 (y no se han tomado de tamao 3). Fijmonos en todas las funciones que hemos obtenido anteriormente:

y sumamos los trminos de estos grupos:

Por tanto, la funcin F tambin la podemos expresar como suma de estos grupos:

Todas son funciones booleanas equivalentes!! (Porque tienen la misma tabla de verdad). Pero es la funcin F3 la que usamos!! Somos Ingenieros y queremos optimizar al mximo!!!

Elabor: Ing. Flix Gmez Snchez

15

Elabor: Ing. Flix Gmez Snchez

18

31/10/2013

Ejemplo Veamos con un ejemplo cmo podemos aplicar directamente el criterio para obtener una funcin simplificada. Dada la siguiente tabla de verdad, obtener la expresin de F ms simplificada posible: Colocamos la tabla de verdad como un diagrama de Karnaugh y hacer tres grupos de dos unos:

LA OPERACIN EXOR
Fijndonos en esta tabla podemos ver lo que hace: esta operacin devuelve 0 cuando los dos bits sobre los que operan son iguales, y 1 cuando son distintos. Tanto esta operacin como su negada, , las utilizaremos mucho, por ello vamos a ver cmo las podemos definir a partir de las operaciones + y , y ver algunas de sus propiedades. Partiremos de la tabla de verdad, en la que adems representaremos la operacin negada: Obtenemos las dos formas cannicas de ambas funciones

Y la siguiente propiedad tambin es muy interesante:

Elabor: Ing. Flix Gmez Snchez

19

Elabor: Ing. Flix Gmez Snchez

22

Ejemplo: Simplificar la siguiente funcin, utilizando el mtodo de Karnaugh:

SIMPLIFICACION DE FUNCIONES POR EL METODO QUINE-McCLUSKEY

El mtodo Quine-McCluskey parte de una funcin booleana expresada como una suma de productos en forma cannica. El primer paso del mtodo consiste en obtener todos los trminos productos que pueden formar parte de la nueva expresin simplificada. Una vez obtenidos los trminos producto, el segundo paso consiste en generar la expresin minimizada, es decir, identificar la expresin mnima de trminos que representa la funcin que estamos simplificando. Comenzamos obteniendo todas las parejas de trminos producto cuyo valor difiera de una sola variable.
Se agrupan todos los trminos productos que valgan 1 y que tengan el mismo numero de variables con valor 1. Se ordenan los grupos, en orden ascendente, segn el numero de variables con valor 1. Para formar las parejas solo es necesario comparar los trminos producto de un grupo con los del siguiente.

Una vez hecho esto, se repite el proceso con los grupos resultantes hasta que no sea posible obtener mas parejas.
Elabor: Ing. Flix Gmez Snchez 20 Elabor: Ing. Flix Gmez Snchez 23

Funciones de 4 variables Y qu ocurre si tenemos una funcin de 4 variables? La idea es la misma pero tendremos una tabla ms grande. El criterio de mxima simplificacin es el mismo: hacer el menor nmero posible de grupos con el mximo nmero de 1s. Veamos un ejemplo:

OBTENCION DE LOS TERMINOS PRODUCTO

En primer lugar hay que agrupar los trminos y ordenarlos segn el numero de variables con valor 1.

Elabor: Ing. Flix Gmez Snchez

21

Elabor: Ing. Flix Gmez Snchez

24

31/10/2013

OBTENCION DE LOS TERMINOS PRODUCTO

A continuacin se forman parejas entre grupos que difieran en el valor de una nica variable.

SELECCIN DE LOS TERMINOS DEL PRODUCTO Hay que tener en cuenta todos los grupos, tales que no haya uno mayor que los contenga, aunque no todos ellos aparecern necesariamente en la expresin minimizada. Solo es necesario elegir un conjunto de trminos producto que cubran todas las combinaciones en las que la salida de la funcin deba valer 1.
Se genera una tabla de seleccin marcando que trminos producto cubren cada combinacin Se seleccionan aquellos trminos que son los nicos que cubren una combinacin y, por tanto, son esenciales Se eligen los trminos para cubrir las otras combinaciones

Elabor: Ing. Flix Gmez Snchez

25

Elabor: Ing. Flix Gmez Snchez

28

OBTENCION DE LOS TERMINOS PRODUCTO

Si repetimos el proceso una vez mas llegamos a un punto en el que no es posible simplificar mas.

SELECCIN DE LOS TERMINOS DEL PRODUCTO

La tabla de seleccin nos indica la relacin entre los trminos producto y las combinaciones cubiertas por cada uno de ellos.

Elabor: Ing. Flix Gmez Snchez

26

Elabor: Ing. Flix Gmez Snchez

29

OBTENCION DE LOS TERMINOS PRODUCTO

A partir de las combinaciones obtenidas podemos deducir los trminos producto.

SELECCIN DE LOS TERMINOS DEL PRODUCTO

Una vez que tenemos la tabla debemos identificar los trminos esenciales, o sea aquellos que sean los nicos en cubrir una determinada combinacin.

Elabor: Ing. Flix Gmez Snchez

27

Elabor: Ing. Flix Gmez Snchez

30

31/10/2013

SELECCIN DE LOS TERMINOS DEL PRODUCTO

Para cubrir las combinaciones restantes hay dos posibles trminos, o sea, existen dos funciones mnimas posibles.

APLICACIN DE QUINE - McCLUSKEY

Formando las parejas posibles nos encontramos con que, en la tabla resultante, ya no ser posible formar nuevas parejas.

A continuacin generamos la tabla de seleccin y detectamos los trminos esenciales

Elabor: Ing. Flix Gmez Snchez

31

Elabor: Ing. Flix Gmez Snchez

34

SELECCIN DE LOS TERMINOS NO ESENCIALES

En el ejemplo anterior, los trminos productos esenciales cubran ocho de las diez combinaciones, con lo que era sencillo obtener la cobertura mnima de las otras dos. Sin embargo, es posible que sea necesario escoger entre un gran numero de trminos producto para generar la cobertura de las combinaciones restantes. Una forma metdica de realizar esta seleccin es generando un producto de sumas en el que cada suma representa el conjunto de trminos producto que cubren una determinada combinacin. Una vez obtenida el producto de sumas, se aplica la propiedad distributiva para multiplicar entre ellos y obtener una expresin en forma de suma de productos. Cada termino de la suma de productos simplificada representa una posible combinacin de trminos que cubren todas las combinaciones restantes. De entre todas las posibles coberturas, se debe se debe elegir aquella que requiera el menor numero de trminos.
Elabor: Ing. Flix Gmez Snchez 32

APLICACIN DE QUINE - McCLUSKEY

Finalmente se debe elegir que trminos no esenciales darn cobertura a las combinaciones que todava no se han cubierto.

Elabor: Ing. Flix Gmez Snchez

35

APLICACIN DE QUINE - McCLUSKEY

Podemos aplicar el mtodo de Qine-McCluskey a la siguiente funcin: , , , = , , , , , ,

APLICACIN DE QUINE - McCLUSKEY Las tres sumas escogidas se expresan como suma de productos y se simplifican, aplicando la propiedad distributiva, para buscar los trminos mnimos.

Elabor: Ing. Flix Gmez Snchez

33

Elabor: Ing. Flix Gmez Snchez

36

31/10/2013

APLICACIN DE QUINE - McCLUSKEY

Cualquiera de los trminos producto mnimo obtenidos es valido para cubrir las combinaciones que no cubren los trminos esenciales.

Ejemplo 1 Implementar la siguiente funcin utilizando nicamente puertas NAND. La funcin est simplificada al mximo:

Si aplicamos una doble negacin a F y luego aplicamos sucesivamente las leyes de DeMorgan

Elabor: Ing. Flix Gmez Snchez

37

Elabor: Ing. Flix Gmez Snchez

40

Implementacin de funciones con puertas NAND

Ejemplo 2: Implementar la siguiente funcin utilizando slo puertas NAND de 2 entradas:

Implementacin de una compuerta NOT

Implementacin de una compuerta AND El problema ahora es como implementar los trminos + + y + + (Aplicando el truco de la doble integracin) Que se implementa de la siguiente forma Implementacin de una compuerta OR

Elabor: Ing. Flix Gmez Snchez

38

Elabor: Ing. Flix Gmez Snchez

41

Implementacin de una compuerta XOR Representndolo de otra manera

y ahora juntando todas las piezas e implementando lo que falta:

Elabor: Ing. Flix Gmez Snchez

39

Elabor: Ing. Flix Gmez Snchez

42

31/10/2013

Implementacin de funciones con compuertas NOR

Circuitos Integrados SSI (Small Scale Integration) Circuitos Integrados SSI:

Son los circuitos integrados de ms bajo nivel de integracin.

Implementacin de una compuerta NOT

Implementacin de una compuerta OR

Tpicamente contienen las compuertas lgicas fundamentales o biestables. Pueden contener compuertas. desde 1 a 20

Implementacin de una compuerta AND

Elabor: Ing. Flix Gmez Snchez

43

Elabor: Ing. Flix Gmez Snchez

46

Implementacin de una compuerta XOR

Circuitos Integrados SSI

Primero vemos que hay una compuerta NOR cuyas entradas son ,

A continuacin implementamos teniendo en cuenta que las podemos reescribir de esta forma:

Grficamente

Los C.I. SSI utilizan preferentemente el 14DIP300

Elabor: Ing. Flix Gmez Snchez

44

Elabor: Ing. Flix Gmez Snchez

47

Uniendo todas las piezas, el circuito final que nos queda es:

Circuitos Integrados SSI

CI de compuertas NAND de dos entradas Familia TTL VCC

74xxx00

GND
Elabor: Ing. Flix Gmez Snchez 45 Elabor: Ing. Flix Gmez Snchez

LT Pg 13 otros CI
48

31/10/2013

Circuitos Integrados SSI

Compuertas comerciales

Circuitos Integrados SSI

Ejemplo1

nnn

S = f(a, b, c) = /a /c + /a /b + /b /c

74 x x x n n n

Elabor: Ing. Flix Gmez Snchez

49

Elabor: Ing. Flix Gmez Snchez

52

Circuitos Integrados SSI

Las compuertas NAND y NOR se les da el nombre de compuertas universales ya que con ellas se pueden implementar cualquier otra funcin fundamental.
Demuestre la afirmacin

Circuitos Integrados SSI

Ejemplo1

S = f(a, b, c) = /a /c + /a /b + /b /c
NAND NAND

Para garantizar utilizar la menor cantidad de circuitos integrados posible

se

debe

disear

con
50 Elabor: Ing. Flix Gmez Snchez 53

compuertas universales (NAND o NOR).

Elabor: Ing. Flix Gmez Snchez

Circuitos Integrados SSI

Implementacin con CI SSI el Ejemplo 1 S = f(a, b, c) = /a /c + /a /b + /b /c
3 Circuitos Integrados

Circuitos Integrados SSI

Ejemplo1

S = f(a, b, c) = /a /c + /a /b + /b /c
NAND

NAND

Elabor: Ing. Flix Gmez Snchez

51

Elabor: Ing. Flix Gmez Snchez

54

31/10/2013

Circuitos Integrados SSI

Ejemplo1 S = f(a, b, c) = /a /c + /a /b + /b /c 2 Circuitos Integrados

Diseo de circuitos combinacionales con CI SSI

Criterios de diseo:
Obtener el circuito ms barato Obtener el circuito ms rpido. Obtener el circuito que disipe la menor potencia posible. Obtener un circuito
(ms simple).

sin

valores

transitorios no deseados (azares, glitches).

Elabor: Ing. Flix Gmez Snchez 55 Elabor: Ing. Flix Gmez Snchez 58

Circuitos Integrados SSI

Diseo de circuitos combinacionales con CI SSI

PASOS para realizar el diseo. 1. Entender el problema que es el objeto del diseo.
2. Tener claro los REQUERIMIENTOS que se imponen. 3. Definir las especificaciones no planteadas. 4. Obtener la tabla de la verdad a partir de las especificaciones de la problemtica a resolver. 5. Aplicar el mtodo de los mapas de Karnaugh y obtener las expresiones algebraicas simplificadas suma de productos y producto de sumas. 6. Representar el esquema elctrico del circuito con compuertas, usando la menor cantidad de circuitos 59 integrados digitales SSI. Elabor: Ing. Flix Gmez Snchez

Tener presente
1. Generalmente las estructuras NAND-NAND y NORNOR permiten disear funciones lgicas con un # mnimo de circuitos integrados. 2. La estructura NAND-NAND permite implementar de forma eficiente funciones lgicas expresadas como suma de productos. 3. La estructura NOR-NOR permite implementar de forma eficiente funciones lgicas expresadas como producto de sumas. Implemente con una estructura
Elabor: Ing. Flix Gmez Snchez

NAND-NAND la siguiente funcin lgica 56 S = f(a, b, c) = c + /a b + /b c

Diseo de circuitos combinacionales con CI SSI

Diseo de circuitos combinacionales con CI SSI Ejemplo # 2

En un sistema con tres teclas, disee con el menor nmero de circuitos integrados posibles un circuito lgico combinacional (CLC) que detecte cuando se oprima simultneamente ms de una tecla. Nota: La corriente en cada entradas del circuito digital es 1 A (Ii 1A)
Elabor: Ing. Flix Gmez Snchez 60

Qu es disear (electrnica)?
REQUERIMIENTOS

Solucin y seleccin de las componentes.

Elabor: Ing. Flix Gmez Snchez

57

10

31/10/2013

Diseo de circuitos combinacionales con CI SSI

Ejemplo 2 En un sistema con tres teclas, disee con el menor nmero de circuitos integrados posibles un circuito lgico combinacional (CLC) que detecte cuando se oprima simultneamente ms de una tecla.

Diseo de circuitos combinacionales con CI SSI

Opciones de Conexin de las Teclas
Solucin Ejemplo 1

Requerimientos
E n t r a d a s

a b c

S a l i d a
61

Elabor: Ing. Flix Gmez Snchez

Elabor: Ing. Flix Gmez Snchez

Tecla = OFF Tecla = ON

V1 5 V V1 0 V

Tecla = OFF Tecla = ON

V2 0 V V2 5 V

64

Diseo de circuitos combinacionales con CI SSI

Diseo de circuitos combinacionales con CI SSI

Especificaciones no definidas
La conexin de la teclas. El valor de la salida (S) cuando se detecta ms de una tecla activa.
Si el problema a resolver no tiene especificadas todas las condiciones en las entradas y las salidas, el diseador impone estas especificaciones.
Elabor: Ing. Flix Gmez Snchez 62

Especificaciones hechas por el diseador

Las entradas (a, b, c) La salida (S) activas en cero. activa en uno.

EJEMPLO 1
Elabor: Ing. Flix Gmez Snchez 65

Diseo de circuitos combinacionales con CI SSI

Opciones de Conexin de las Teclas

Conclusiones
Para realizar el diseo de un circuito combinacional con compuertas es necesario: Saber simplificar (saber utilizar el mtodo de los Mapas de Karnaugh). Conocer los CI de compuertas que se fabrican. Saber realizar la representacin circuital

utilizando compuertas Universales.

Tecla = OFF Tecla = ON V1 5 V V1 0 V Tecla = OFF Tecla = ON V2 0 V V2 5 V
63 Elabor: Ing. Flix Gmez Snchez 66 Elabor: Ing. Flix Gmez Snchez

11

31/10/2013

CUADRUPLE MULTIPLEXOR/SELECTOR DE DATOS DE 2 ENTRADAS 74HC157

SISTEMAS COMBINACIONALES
Circuito Combinacional su salida depende slo de sus entradas Clasificacin segn escala de integracin: SSI MSI LSI VLSI mx. 10 puertas lgicas (100 xtores)* mx. 100 puertas lgicas (1000 xtores)** mx. 1000 puertas lgicas (10000 xtores) > 1000 puertas lgicas (>10000 xtores) Multiplexores Codificadores Decodificadores (Demultiplexores) Convertidores de cdigo Comparadores Sumadores Restadores Multiplicadores
67

Circuitos de Comunicacin Circuitos MSI Circuitos Aritmticos

Elabor: Ing. Flix Gmez Snchez

Cada uno de los 4 multiplexores comparten una misma lnea de seleccin de datos y una de habilitacin (enable). Un nivel BAJO en la entrada de habilitacin permite al dato de entrada seleccionado pasar a la salida. Un nivel ALTO en la entrada evita que los datos pasen a la salida, es decir inhabilita los multiplexores. De la figura (b) la parte superior bloque comn de control, todas las etiquetas se aplican a los bloques que haya por debajo. Las etiquetas 1 y 1 de los bloques del MUX y la etiqueta G1 indica una relacin AND entre la entrada de seleccin de datos y las entradas de datos designadas por 1 1. Cuando la entrada de seleccin esta a nivel ALTO se seleccionan las entradas B de los MUX y cuando la entrada de seleccin esta a un nivel BAJO, se seleccionan las entradas A Elabor: Ing. Flix Gmez Snchez 70

MULTIPLEXORES (SELECTORES DE DATOS)

Un multiplexor (MUX) es un dispositivo que permite dirigir la informacin digital procedente de diversas fuentes a una nica lnea para ser transmitida a travs de dicha lnea a un destino comn. Al multiplexor tambin se les conoce como selectores de datos.

EL MULTIPLEXOR/SELECTOR DE DATOS DE 8 ENTRADAS 74LS151

Elabor: Ing. Flix Gmez Snchez

68

Entradas de datos (D0 D7) Seleccin de datos (S0 S2) se necesitan 3 bits para seleccionar cualquiera de las 8 entradas de datos (23 = 8). Un nivel bajo en la entrada de habilitacin permite que los datos de entrada seleccionados pasen a la salida. Se dispone de una salida de datos como su complemento. No hay necesidad de tener un bloque de control comn ya que solo hay que controlar un nico MUX. la etiqueta indica la relacin AND entre las entradas de seleccin de datos y cada una de las entradas de datos, de la 0 a la 7 71
Elabor: Ing. Flix Gmez Snchez

MULTIPLEXORES (EJEMPLO)
Se aplican las formas de onda de la figura a la entrada de datos y a la entrada de seleccin del multiplexor de la figura. Determinar la seal de salida en relacin a las entradas.

MULTIPLEXORES (EJEMPLO)
Utilizar multiplexores 74LS151 y cualquier otra lgica necesaria para mutiplexar 16 lneas de datos en una nica lnea de salida de datos.

Elabor: Ing. Flix Gmez Snchez

69

Se necesitan 4 bits para seleccionar cualquiera de las 16 lneas de entrada de datos (24 = 16). se utiliza como el bit mas significativo de la seleccin de datos. Cuando el MSB del cdigo de seleccin de datos esta a nivel BAJO se habilita el 74LS151 de la izquierda y se selecciona una de las entradas de datos (D0 a D7) mediante los otros 3 bits de seleccin de datos. Con MSB en nivel ALTO, se habilita el 74LS151 de la derecha y se selecciona una de las entradas de datos (D8 a la D15). 72
Elabor: Ing. Flix Gmez Snchez

12

31/10/2013

APLICACIN (Display multiplexor de 7-segmentos)

Se aplican dos dgitos BCD (A3A2A1A0 y B3B2B1B0) a las entradas de un MUX. Se aplica una seal cuadrada a la lnea de seleccin de datos de forma que, cuando esta a nivel BAJO, los bits de A (A3A2A1A0) pasan a las entradas del decodificador BCD a 7 segmentos 74LS47. El nivel ALTO en la entrada de seleccin de datos genera un nivel bajo en la entrada A1 del decodificador de 2 lneas a 4 lneas activando su salida a 0 y habilitando el display del digito A, al conectar su terminal comn a masa. El digito A se encuentra ahora encendido, mientras que el B esta apagado. Cuando la lnea de seleccin pasa a un nivel ALTO, los bits de B (B3B2B1B0) pasan a la entrada del decodificador BCD a 7 segmentos. Ahora se activa la salida 1 del decodificador 74LS139 encendiendo el display del digito B que pasa a visualizarse mientras que el A se encuentra apagado.
Elabor: Ing. Flix Gmez Snchez 73

EL DEMULTIPLEXOR 74HC154
o Se usan las lneas de entrada como lneas de seleccin de datos. o Una de las entradas de activacin del chip se usa como lnea de entrada de datos y la otra se mantiene a nivel BAJO, para activar la puerta interna negativa-AND que se encuentra en la parte inferior del diagrama.

Decodificador 74HC154 utilizado como demultiplexor Smbolo lgico cuando se utiliza como demultiplexor

Elabor: Ing. Flix Gmez Snchez

76

DEMULTIPLEXORES
Un demultiplexor (DEMUX) bsicamente realiza la funcin contraria a la del multiplexor. Toma datos de una lnea y los distribuye a un determinado numero de lneas de salida. Se conoce tambin como distribuidor de datos. Los decodificadores pueden utilizarse tambin como demultiplexores.

DECODIFICADORES
La funcin bsica de un decodificador es detectar la presencia de una determinada combinacin de bits (cdigo) en sus entradas y sealar la presencia de este cdigo mediante un cierto nivel de salida. En su forma general, un decodificador posee n lneas de entrada para gestionar n bits y en una de las 2 lneas de salida indica la presencia de una o mas combinaciones de n bits. El decodificador binario bsico
Supongamos que se desea determinar cuando aparece el nmero binario 1001 en la entradas de un circuito digital. Se puede utilizar una compuerta AND como elemento bsico de decodificacin, ya que produce una salida a nivel ALTO solo cuando todas sus entradas estn a nivel ALTO. Debe asegurarse pues que todas las entradas de la compuerta AND estn a nivel ALTO cuando se introduce el nmero 1001, lo cual se puede conseguir invirtiendo los dos bits centrales.

Demultiplexor de 1-linea a 4-lineas.

La lnea de entrada esta conectada a todas las compuertas AND. Las dos lneas de seleccin de datos activan nicamente una compuerta cada vez y los datos que aparecen en la lnea de entrada de datos pasaran a travs de la compuerta seleccionada hasta la lnea de salida de datos asociada
Elabor: Ing. Flix Gmez Snchez 74

Elabor: Ing. Flix Gmez Snchez

77

DEMULTIPLEXORES (Ejemplo)
En la figura1 se muestra una forma de onda de entrada de datos serie y las entradas de seleccin de datos (S0 y S1). Determinar las formas de onda de datos de salida que obtendramos en las salidas D0 hasta la D3 para el demultiplexor de la figura 2.

DECODIFICADOR (Ejemplo)
Determinar la lgica requerida para decodificar el numero binario 1011 de manera que produzca un nivel ALTO en la salida. Solucin: la funcin del decodificador la podemos realizar complementando solo las variables cuyo valor es 0 en el numero binario deseado. = (1011)

Figura 1

Figura 2

Las lneas de seleccin de datos reciben una secuencia binaria que hace que cada bit de entrada sucesivo sea redirigido hacia D0, D1, D2 y D3 secuencialmente, como se puede ver en las formas de onda de salida de la figura 1.
Elabor: Ing. Flix Gmez Snchez 75

Desarrollar la lgica requerida para detectar el cdigo binario 10010 y generar una salida activa a nivel bajo.
Elabor: Ing. Flix Gmez Snchez 78

13

31/10/2013

DECODIFICADOR DE 4 BITS
Para poder decodificar todas las posibles combinaciones de 4 bits, se necesitan 16 compuertas de decodificacin (24 = 16). Decodificador de 4 lneas a 16 lneas, ya que existen 4 entradas y 16 salidas. Decodificador de 1 de 16, ya que para cualquier cdigo dado en las entradas, solo se activa una de las 16 posibles salidas.

APLICACIONES DEL DECODIFICADOR

Seleccin de entradas y salidas en las computadoras La PC se comunica con dispositivos externos (perifricos) enviando o recibiendo datos a travs de puertos de entrada /salida (E/S). Cada puerto E/S tiene un numero, denominado direccion, que lo identifica. Esta direccion binaria dl puerto se decodifica, activandose la salida del decodificador apropiada que habilita el correspondiente puerto E/S.
82

BIN/DEC = una entrada binaria produce una salida decimal. 8,4,2,1 pesos binarios 23 22 21 20 .

79

Elabor: Ing. Flix Gmez Snchez

Elabor: Ing. Flix Gmez Snchez

DECODIFICADOR 1 DE 16 (74HC154)
La funcin (enable, EN), se implementa mediante una compuerta NOR utilizada como negativa-AND En las entradas de seleccin del chip, 1 2 , se requiere un nivel BAJO para obtener en la salida de la puerta de activacin (EN, enable) un nivel ALTO. La salida de la compuerta de activacin se conecta a una entrada de cada puerta NAND del decodificador, por lo que debe estar a nivel ALTO para que las compuertas NAND se activen. Si la compuerta de activacin no se activa mediante un nivel BAJO en ambas entradas, entonces las 16 salidas (Y) del decodificador estarn a nivel ALTO independientemente del estado de las 4 variables de entrada 0, 1, 2, 3.
Elabor: Ing. Flix Gmez Snchez 80

APLICACIN DEL DECODIFICADOR BCD A DECIMAL 74HC42 Convierte cada cdigo BCD (cdigo 8421) en uno de los diez posibles dgitos decimales. Decodificador de 4-lneas a 10-lineas o decodificador Elabor: Ing. Flix Gmez Snchez de 1 de 10.

Secuencia de dgitos de entrada de 0 a 9

Secuencia de valores decimales a la salida

Funciones de decodificacin BCD

83

DECODIFICADOR (EJEMPLO)
Una cierta aplicacin requiere decodificar un numero de 5 bits. Utilizar decodificadores 74HC154 para implementar el circuito lgico. El numero binario se representa de la siguiente forma:
El 74HC154 solo puede procesar 4 bits, habr que usar 2 decodificadores para los 5 bits. El quinto bit A4, esta conectado a las entradas de seleccin del chip 1 2 , de uno de los decodificadores. 4 se conecta a las entradas de activacin del otro decodificador. Cuando el numero decimal es 15 o menor, A4 = 0, el decodificador de menor orden se activa y el de mayor orden se desactiva. Cuando el numero decimal es mayor que 15, A4 = 1, luego 4 = 0 lo que hace que se active el decodificador de orden superior y se desactive el de orden inferior 81

DECODIFICADOR/CONTROLADOR BCD A 7-SEGMENTOS 74LS47

Elabor: Ing. Flix Gmez Snchez

Elabor: Ing. Flix Gmez Snchez

84

14

31/10/2013

CODIFICADORES Un codificador es un circuito lgico combinacional, que esencialmente, realiza la funcin inversa del decodificador. Un codificador permite que se introduzca en una de sus entradas un nivel activo que representa un digito, como puede ser un digito decimal u octal y lo convierte en una salida codificada como BCD o binario. Los codificadores se pueden disear tambin para codificar smbolos diversos y caracteres alfabticos. El proceso de conversin de smbolos comunes o nmeros a un formato codificado recibe el nombre de codificacin.

CODIFICADOR 8-LINEAS A 3-LINEAS 74LS148

Codificador de prioridad con 8 entradas activas a nivel BAJO y 3 salidas binarias activas a nivel BAJO. Se puede utilizar para convertir entradas octales en cdigo binario de 3 bits. La entrada de activacin, (Enable input, EI) tiene que estar activa a nivel BAJO. La salida de activacin EO (Enable output) y una salida GS para permitir la ampliacin. La salida EO esta a nivel BAJO cuando la entrada EI esta a nivel BAJO y ninguna de las entradas se encuentra activada (de 0 a 7). GS esta a nivel BAJO cuando EI esta a nivel BAJO y cualquiera de las entradas se encuentra activada

Elabor: Ing. Flix Gmez Snchez

85

Elabor: Ing. Flix Gmez Snchez

88

CODIFICADOR DECIMAL-BCD

CODIFICADOR DE 16 LINEAS A 4 LINEAS USANDO DISPOSITIVOS 74LS148 Y LOGICA EXTERNA El 74LS148 puede ser ampliado a un codificador de 16-lineas a 4-lineas conectando la salida EO del codificador de mayor orden a la entrada EI del codificador de menor orden, y ampliando la operacin negativa-OR a las correspondientes salidas binarias. La salida EO se utiliza como cuarto y mas significativo bit. Esta configuracin particular produce salidas activas a nivel ALTO para los nmeros binarios de 4 bits. 89

Elabor: Ing. Flix Gmez Snchez

El MSB del cdigo BCD, A3 es siempre un 1 para los dgitos decimales 8 o 9. la expresin OR para el bit A3 = 8 + 9. A2 = 4 + 5 + 6 + 7 A1 = 2 + 3 + 6 + 7 A0 = 1 + 3 + 5 + 7 + 9 Utilizando estas expresiones lgicas podemos codificar en BCD cada digito decimal. Aplicando la operacin OR a los dgitos decimales de entrada apropiados, para formar 86 cada salida BCD.

Elabor: Ing. Flix Gmez Snchez

EL CODIFICADOR DECIMAL-BCD 74HC147

El 74HC147 es un codificador con prioridad con entradas activas a nivel BAJO (0) para los dgitos decimales del 1 al 9, y salidas BCD activas a nivel BAJO (figura b). Una salida BCD cero se consigue cuando ninguna de las entradas esta activa. La numeracin de los pines del dispositivo se muestra entre parntesis.
Ejemplo: Si tenemos niveles BAJOS en los pines 1, 4 y 13 del 74HC147, indicar el estado de sus cuatro salidas. Todas las dems entradas estn a nivel ALTO. Solucin: El pin 4 es el digito decimal de orden mas alto que tiene una entrada a nivel BAJO y representa el numero decimal 7. Por tanto, los niveles de salida indican el cdigo BCD para el decimal 7, donde 0 es LSB y 3 es MSB. La salida 0 es un nivel BAJO, 1 es BAJO, 2 es BAJO y 3 es un nivel ALTO.
Elabor: Ing. Flix Gmez Snchez 87

APLICACIN DEL CODIFICADOR

Los diez dgitos decimales del teclado de una computadora tienen que codificarse para poder ser procesados por el circuito lgico. Cuando se pulsa una de las teclas, el digito decimal se codifica a su correspondiente cdigo BCD.

Elabor: Ing. Flix Gmez Snchez

Las resistencias de pull-up aseguran que la lnea este a nivel ALTO cuando no haya ninguna tecla pulsada. Cuando se pulsa una tecla, la lnea se conecta a tierra y se aplica un nivel BAJO a la correspondiente entrada del codificador. La tecla cero no esta conectada, ya que la salida BCD es cero cuando ninguna de las otras teclas esta pulsada. La salida complementada BCD del codificador se conecta a un dispositivo de almacenamiento de forma que los sucesivos cdigos BCD se almacenan hasta que se haya introducido el numero completo 90

15