REPBLICA BOLIVARIANA DE VENEZUELA MINISTERIO DEL PODER POPULAR PARA LA DEFENSA UNIVERSIDAD NACIONAL EXPERIMENTAL DE LA FUERZA ARMADA SEDE

ARAGUA NUCLEO MARACAY

SISTEMAS DIGITALES
Practica # 6 CONTADOR BINARIO DE 4 BITS UTILIZANDO FLIP FLOP J-K

Alumnos:

Seccin: Grupo:

Maracay, 11 de Febrero 2010

INTRODUCCIN En nuestro siguiente experimento es el estudio de los flip flop en la cual nos brinda un tipo de funcionamiento con una lgica combinacional. Un Flip Flop es un circuito secuencial cuyas salidas cambian de acuerdo al valor de sus entradas principales denominadas J,K,T o D y de una entrada llamada reloj. El funcionamiento del reloj ya que su salida es una onda cuadrada es la que nos ayuda a ver los cambios de las salidas de los flip flop. Una secuencial es sta pero realimentada. En las salidas preferiremos llamar a los estados anteriores con letra minscula (q) para diferenciarlos de los presentes que se har con mayscula (Q), y los de la entrada con mayscula porque siendo presentes, tampoco cambiaron durante la transicin (x = X).

MARCO TEORICO FLIP-FLOP Siendo los Flip-Flop las unidades bsicas de todos los sistemas secuenciales, existen cuatro tipos: el RS, el JK, el T y el D. Y los ltimos tres se implementan del primero pudindose con posterioridad con cualquiera de los resultados confeccionar quienquiera de los restantes. Todos pueden ser de dos tipos, a saber: Flip-Flop activado por nivel (FF-AN) o bien Flip-Flop maestro-esclavo (FF-ME). El primero recibe su nombre por actuar meramente con los "niveles" de amplitud 0-1, en cambio el segundo son dos FF-AN combinados de tal manera que uno "hace caso" al otro. Un circuito flip- flop puede mantener un estado binario indefinidamente (Siempre y cuando se le este suministrando potencia al circuito) hasta que se cambie por una seal de entrada para cambiar estados. La principal diferencia entre varios tipos de flip- flops es el nmero de entradas que poseen y la manera en la cual las entradas afecten el estado binario. Circuito bsico de un flip-flop Se menciono que un circuito flip- flop puede estar formado por dos compuertas NAND o dos compuertas NOR. Estas construcciones se muestran en los diagramas lgicos de las figuras. Cada circuito forma un flip-flop bsico del cual se pueden construir uno ms complicado. La conexin de acoplamiento intercruzado de la salida de una compuerta a la entrada de la otra constituye un camino de retroalimentacin. Por esta razn, los circuitos se clasifican como circuitos secuenciales asincrnicos. Cada flip- flop tiene dos salidas, Q y Q y dos entradas S (set) y R (reset). Este tipo de flip- flop se llama Flip-Flop RS acoplado directamente o bloqueador SR (SR latch). Las letras R y S son las iniciales de los nombres en ingls de las entradas (reset, set). Circuito flip-flop bsico con compuertas NOR Para analizar la operacin del circuito de la figura anterior se debe recordar que la salida de una compuerta NOR es 0 si cualquier entrada es 1 y que la salida es 1 solamente cuando todas las entradas sean 0. Como punto de partida asmase que la entrada de puesta a uno (set) es 1 y que la entrada de puesta a 0 (reset) sea 0. Como la compuerta 2 tiene una entrada de 1, su salida Q debe ser 0, lo cual coloca ambas entradas de la compuerta 1 a 0 para tener la salida Q como 1. Cuando la entrada de puesta a uno (set) vuelva a 0, las salidas permanecern iguales ya que la salida Q permanece como 1, dejando una entrada de la compuerta 2 en 1. Esto causa que la salida Q permanezca en 0 lo cual coloca ambas entradas de la compuerta nmero 1 en 0 y as la salida Q es 1. De la misma manera es posible demostrar que un 1 en la entrada de puesta a cero (reset) cambia la salida Q a 0 y Q a 1. Cuando la entrada de puesta a cero cambia a 0, las salidas no cambian. Cuando se aplica un 1 a ambas entradas de puesta a uno y puesta a cero ambas salidas Q y Q van a 0. Esta condicin viola el hecho de que las salidas Q y Q son complementos entre si. En operacin normal esta condicin debe evitarse asegurndose que no se aplica un 1 a ambas entradas simultneamente.

Un flip- flop tiene dos entradas tiles. Cuando Q=1 y Q=0 estar en el estado de puesta a uno (o estado 1). Cuando Q=0 y Q=1 estar en el estado de puesta a cero (o estado 0). Las salidas Q y Q son complementos entre si y se les trata como salidas normales y de complemento respectivamente. El estado binario de un flip- flop se toma como el valor de su salida normal. Bajo operacin normal, ambas entradas permanecen en 0 a no ser que el estado del flip- flop haya cambiado. La aplicacin de un 1 momentneo a la entrada de puesta a uno causar que el flip-flop vaya a ese estado. La entrada de puesta en uno debe volver a cero antes que se aplique un uno a la entrada de puesta a cero. Un 1 momentneo aplicado a la entrada de puesta a cero causar que el flip- flop vaya al estado de borrado (o puesta a cero). Cuando ambas entradas son inicialmente cero y se aplica un 1 a la entrada de puesta a uno o se aplica un 1 a la entrada de puesta a cero mientras que el flip- flop este borrado, quedaran las salidas sin cambio. Cuando se aplica un 1 a ambas entradas de puesta a uno y puesta a cero, ambas salidas irn a cero. Este estado es indefinido y se evita normalmente. Si ambas salidas van a 0, el estado del flip- flop es indeterminado y depende de aquella entrada que permanezca por mayor tiempo en 1 antes de hacer la transicin a cero. Circuito flip-flop bsico con compuertas NAND El circuito bsico NAND de la figura anterior opera con ambas entradas normalmente en 1 a no ser que el estado del flip- flop tenga que cambiarse. La aplicacin de un 0 momentneo a la entrada de puesta a uno, causar que Q vaya a 1 y Q vaya a 0, llevando el flip- flop al estado de puesta a uno. Despus que la entrada de puesta a uno vuelva a 1, un 0 momentneo en la entrada de puesta a cero causar la transicin al estado de borrado (clear). Cuando ambas entradas vayan a 0, ambas salidas irn a 1; esta condicin se evita en la operacin normal de un flip- flop. Flip-Flop Activados por Nivel Flip-Flop RS Tiene tres entradas, S (de inicio), R (reinicio o borrado) y C (para reloj). Tiene una salida Q, y a veces tambin una salida complementada, la que se indica con un circulo en la otra terminal de salida. Hay un pequeo tringulo en frente de la letra C, para designar una entrada dinmica. El smbolo indicador dinmico denota el hecho de que el flip- flop responde a una transicin positiva ( de 0 a 1) de la seal de reloj. Su unidad bsica (con compuertas NAND o NOR) se dibuja a continuacin que, como acta por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop RS activado por nivel (FF-RS-AN). Cuando no se especifica este detalle es del tipo Flip-Flop RS maestro-esclavo (FF-RS-ME). Sus ecuaciones y tabla de funcionamiento son Q = S + q R* RS=0

La operacin del flip- flop es como sigue. Si no hay una seal en la entrada del reloj C, la salida del circuito no puede cambiar independientemente de cules sean los valores de entrada de S y R. Slo cuando la seal de reloj cambia de 0 a 1 puede la salida afectarse de acuerdo con los valores de la entrada S y R. Si S = 1 y R = 0 cuando C cambia de 0 a 1, la salida Q se inicia en 1. Si S = 0 y R = 1 cuando C cambia de 0 a 1 la salida Q se reinicia o borra en 0. Si tanto S como R son 0 durante la transicin de reloj, la salida no cambia. Cuando tanto S como R son iguales a 1, la salida es impredecible y puede ser 0 o 1 dependiendo de los retrasos internos de tiempo que ocurran dentro del circuito. TABLAS DE VERDAD DE LOS DIFERENTES FLIP-FLOP

Nuestro siguiente experimento a realizar es un contador binario de 4 bits de nmeros pares. Para esto nuestra base para nuestro montaje ser el estudio de los temporizadores el 555 y el flip- flop que es este caso utilizaremos el J K que lo convertiremos en T para ser mas fcil nuestro montaje. En la cual presentamos ms adelante las caractersticas tcnicas de nuestras compuertas a usar. Utilizaremos la 555, 74LS107, 74LS08. Diagrama Logico del 74LS107 Flip-Flop

Caractersticas tcnicas

Diagrama Lgico Del 555 Para Nuestro Montaje

DIAGRAMA LOGICO DE NUESTRO MONTAJE