Diagrama de Teatro en Casa LG HT3531
Diagrama de Teatro en Casa LG HT3531
Diagrama de Teatro en Casa LG HT3531
com
MANUAL DE SERVICIO
HT303SU
HT353SD
P/NO : AFN37064403
JANUARY, 2008
[CONTENIDO]
SECCIN 1. GENERAL
MEDIDAS DE PRECAUCIN DURANTE LAS TAREAS DE CUIDADO Y MANTENIMIENTO . . . . . . . . . 1-2 MEDIDAS DE PRECAUCIN ESD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-4 INFORMACIN DE SERVICIO PARA EEPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-5 CMO ACTUALIZAR LOS PROGRAMAS MICOM AUDIO Y DVD . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-7 ESPECIFICACIONES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-8
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
1-1
SECCIN 1. GENERAL
MEDIDAS DE PRECAUCIN DURANTE LAS TAREAS DE CUIDADO Y MANTENIMIENTO
NOTAS RELACIONADAS CON LA MANIPULACIN DEL LECTOR
1. Notas de transporte y almacenamiento
1) El lector deber permanecer en su bolsa conductora hasta el momento inmediatamente previo al uso. 2) El lector no debe ser expuesto a presiones externas o golpes.
2. Notas de reparacin
1) El lector incluye un imn de gran tamao, y no debe acercarse nunca a materiales magnticos. 2) El lector debe ser manipulado correctamente y con cuidado, teniendo cuidado de evitar presiones externas y golpes. Si as fuera, el resultado podra ser una avera operativa o daos en la placa de circuito impreso. 3) Cada uno de los captadores ha sido ya ajustado individualmente a un alto nivel de precisin, motivo por el que el punto de ajuste y los tornillos de instalacin no deben tocarse nunca. 4) El haz del lser puede daar los ojos! No mire nunca directamente al haz del lser! Igualmente, no encienda NUNCA la alimentacin de la pieza de salida lser (lente, etc.) del lector si estuviera daado. No mire NUNCA directamente al haz del lser, y no lo toque con los dedos u otras partes expuestas de su cuerpo.
5) Limpieza de la superficie de la lente Si hubiera polvo en la superficie de la lente, lmpielo mediante un pulverizador (como los empleados para limpiar las lentes de las cmaras). La lente est sujeta por un delicado soporte. Por lo tanto, al limpiar la superficie de la lente, utilice un bastoncillo de algodn con cuidado de Presin Imn Presin
Bastoncillo de algodn 6) Nunca intente desmontar el resorte del lector ejerciendo una presin excesiva. Si la lente estuviera extremadamente sucia, aplique alcohol isoproplico al bastoncillo de algodn. (No utilice ningn otro limpiador lquido, ya que podra daar la lente.) Tenga cuidado de no aplicar demasiado alcohol en el bastoncillo, y no permita que el lquido entre en el interior del lector.
Slo para uso interno de LGE
1-2
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2. Notas de reparacin
1) Antes de reemplazar una pieza o componente, desconecte primero el cable de alimentacin de la unidad. 2) Todo el equipamiento, instrumentos de medicin y herramientas deben estar correctamente puestos a tierra. 3) Debe cubrir su mesa de trabajo con una lmina conductora puesta a tierra. Al extraer el lector lser de su bolsa conductora, no lo coloque sobre sta. (El motivo es la posibilidad de daos a causa de la electricidad esttica.) 4) Para evitar la fuga de CA, la parte metlica del soldador deber estar puesta a tierra. 5) Todos los trabajadores debern tener conexin a tierra por medio de un brazalete especial (1M ) 6) Tenga cuidado de no permitir que el lector lser entre en contacto con la ropa, a fin de evitar que la electricidad esttica de sus prendas escape por el brazalete. 7) El haz lser del lector NUNCA debe ser dirigido hacia los ojos o la piel desnuda.
Brazalete
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
1-3
EL SIGNO DE EXCLAMACIN DENTRO DE UN TRINGULO EQUILTERO EST PENSADO PARA ALERTAR AL PERSONAL DE SERVICIO DE LA PRESENCIA DE INFORMACIN IMPORTANTE DE SEGURIDAD EN LA DOCUMENTACIN DE SERVICIO.
1-4
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
NAME OPT OPT OPT OPT OPT OPT OPT OPT OPT OPT OPT OPT OPT OPT OPT OPT 1 2 3 4 5 6 7 8 9 A B C D E F G
Presione el nmero 0~9, presione la letra A~F (1~6 durante unos momentos)
Utilice la tecla de flecha ( ) para desplazar hasta la posicin adecuada y realizar cambios
HEX <A> 41 52 71 67 02 05 FC 32 EC 00 00 00 00 00 00 00
HEX <B> 43 4F 71 67 02 05 FC 32 EC 00 00 00 00 00 00 00
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
1-5
DETECTAR NUEVO EEPROM (OPCION EDITAR PANTALLA) MODEL NAME OPT 1 OPT 2 OPT 3 OPT 4 OPT 5 : HT303 HEX 66 4A 21 27 50 MODEL NAME OPT 1 OPT 2 OPT 3 OPT 4 OPT 5 : HT353 HEX 66 4A 20 27 50
FLD 00.
Autoapagado
1-6
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
1-7
ESPECIFICACIONES
GENERAL Tipo de corriente Consumo de energa Peso Dimensiones externas (Ancho x Alto x Largo) Condiciones de operacin Humedad para operacin AMPLIFICADOR Modo envolvente
(*Dependiendo de la configuracin del modo de sonido y de la fuente, puede no haber salida de sonido.)
Consulte la etiqueta principal Consulte la etiqueta principal 2.5 kg 360 x 62 x 305 mm Temperatura: desde 5C hasta 35C, Estado de operacin: Horizontal 5% a 85%
Frontal: 45W + 45W (potencia de salida nominal 30W, THD 10%) Central*: 45W Envolvente*: 45W + 45W (potencia de salida nominal 30W, 4 at 1 kHz, THD 10%) Subwoofer*: 75W (potencia de salida nominal 60W, 8 at 30 Hz, THD 10%)
ALTAVOCES (SH33SU) Altavoz satlite/central (SH33SU-S) 4 99 x 114 x 86 mm 0.35 kg Subwoofer Pasivo (SH33SU-W) 8 156 x 325 x 320 mm 3.5 kg
ALTAVOCES (SH33SD) Altavoz satlite/central (SH33SD-S) 4 99 x 114 x 86 mm 0.35 kg Subwoofer Pasivo (SH33SD-W) 8 156 x 325 x 320 mm 3.5 kg
1-8
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
NO
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-1
ENCENDIDO S
NO
NO
VOLVER A CONECTARLO
NO
NO
NO
2-2
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
Comprobar si la parte de potencia frontal es correcta. S COMPROBAR SI EL R345~R350 ES CORRECTO S CONSULTAR CIRCUITO MICOM
NO
Comprobar si la parte de potencia frontal es correcta. S Comprobar si la forma de onda del control remoto de la clavija 5 del PN301 es correcta. S Comprobar si la tensin del RC2 es correcta (5 V) S Volver a soldar o sustituir el RC2.
NO
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-3
ENCENDIDO
1. Iinicia los registros SERVO, DSP y RISC 2. Escribir el cdigo RISC en SDRAM 3. Reiniciar RISC
Mostrar LOGO
1. Estimar la existencia y el tipo de disco 2. Pasar al procedimiento de lectura del disco pertinente
Recibe la orden ABRIR/CERRAR? NO 1. Ejecutar presionar la tecla y la tecla IR 2. Bucle de rutina de funcionamiento del sistema
1. Cesar la reproduccin y abrir la bandeja 2. Mostrar mensaje de bandeja abierta y LOGO S Recibe la orden CERRAR?
NO
2-4
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
PRUEBA S PRUEBA Comprobar la tensin de CA en la PCBA (110 V 220 V) S Encender el PCBA S Son correctas las salidas de tensin CC? (12V, 5.6V, 3.5V, 5V,7V, 34V). S Son las salidas de 3.5V y 5 V de CC normales en la PCBA principal? S Ha sido correcta la actualizacin FLASH? S NO NO NO Comprobar PARTE DE POTENCIA NO
1. Comprobar el reloj de 27 MHz del sistema. 2. Comprobar el circuito de reinicio del sistema. 3. Comprobar la seal de activacin de FLASH R/W, PRD, RWR. 4. Comprobar el circuito relacionado con la memoria FLASH. NO
Sustituir FLASH
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-5
A
S ENCENDIDO S NO Funciona correctamente la memoria flash? S SDRAM funciona correctamente? S Son correctas las salidas de VDEO MT1389/L? S Comprobar la conexin del cable de AV al equipo de TV. NO Comprobar el circuito relacionado de las clavijas Pins99, 102, 103, 104 de MT1389/L IC50. NO Comprobar las lneas de conexin entre SDRAM (IC504) y MT1389/L, y si el SDRAM ha sufrido daos. NO Comprobar las lneas de conexin entre FLASH y MT1389/L y si el tiempo de acceso a FLASH es o no correcto.
Mostrar el LOGO?
NO
NO
Son normales NO las seales ABRIR, CERRAR y ABRIR BANDEJA? S Es normal la seal LOAD+ y LOAD -? S Comprobar la conexin del cable entre la PCBA principal y el cargador. (MECHA) 2-6 NO
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
B
S Se desplaza el SOPORTE hacia el interior cuando no se encuentra en posicin exterior? S NO Est alta la clavija DRV_MUTE de la unidad del motor? S Est alta la clavija DRV_MUTE de la unidad del motor? S Son correctas las salidas de SLED+ y SLED-? S No introducir un disco y cerrar la bandeja. Comprobar la conexin del cable con MECHA. NO Comprobar el circuito de amplifi-cacin en la unidad del motor. NO Comprobar el circuito relacionado de SLEGN. NO Comprobar la lnea de conexin del DRV_MUTE
NO
Enfoque correcto a la unidad del motor? S Son correctas las salidas de F+ y F-? S Comprobar la conexin del cable con el cabezal de lectura.
NO
NO
C
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-7
C
S Se enciende el lser durante la lectura del disco? S NO Son correctas las salidas del DVDLS o CDLD? S Es correcta la tensin del colector del transistor de potencia? (Q401,Q402) S Comprobar la conexin del cable entre la salida del transistor y el lector. NO Introducir disco? Lser apagado NO Comprobar el circuito relacionado en el transistor de potencia del lser. NO Comprobar el circuito de potencia del lser en MT1389/L y la conexin del transistor de potencia. (Q401, Q402).
NO
Es correcta la salida del LECTOR en MT1389/L? S Es correcta la salida SPNP SPNN? S Comprobar la conexin del cable entre el lector y la PCB principal. 2-8
NO
NO
D
Slo para uso interno de LGE
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
D
S Es correcto el enfoque ENCENDIDO? NO Seales correctas en A, B, C, D de MT1389/L. S Es correcta la seal CD-DVDCT en el MT1389/L. S Comprobar la conexin CD_DVDCT entre IP9009 y MT1389/L. NO Comprobar el circuito relacionado en la seal CD-DVDCT del MT1389/L. NO Comprobar las conexiones entre MT1389/L y el cabezal lector.
NO
Es correcta la seal CD-DVDCT en el MT1389/L? S Es correcta la seal de PISTA en MT1389/L? S Es correcta la salida TR+ y TR-?
NO
NO
NO
E
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-9
E
S Es normal la salida de audio cuando el disco est en reproduccin? S NO Recibe el PWM IC el flujo de datos de fecha correcto? S Es normal la salida del PWM IC? (IC704) S TRMINO DE LA PRUEBA Comprobar circuito de amp. digital (IC702, IC703) NO Comprobar el circuito relacionado de PWM. (Comprobar salida de audio en las clavijas Pins 55, 59, 61, 62, 68, 71, 75). NO Comprobar la conexin entre IC704 BCK, LRCK, ADATAO
2-10
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
6. PROTECCIN AMP
Aparece "PROTECTION" en el FLD. S Desconecte el cable de alimentacin y conctelo de nuevo. S Encendido. S Aparece continuamente "PROTECTION" en el FLD. S La seal IC101 de la clavija pin54 es "LOW" (0V)? S NO Son normales Q701 y Q702? NO NO
CORRECTO.
Cambie el IC101.
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-11
NO
NO Consultar SMPS.
Comprobar oscilador del X101. NO S Comprobar si la clavija 5 del IC101 est alta. S Comprobar si las clavijas 9,36,59 y del IC101 estn altas (5V). S Comprobar si la clavija 49 del IC101 est alta. S Sustituir el IC101.
NO
Comprobar SMPS.
2-12
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
FIG 1-1
1 2
3 4 3 2
FIG 1-2
4 IC501
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-13
FIG 1-4
FIG 2-1
2-14
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
3. SEAL ABRIR/CERRAR BANDEJA 1) Forma de onda de la bandeja abierta/cerrada 2) Forma de onda de la bandeja cerrada
1 1 2 2 3 4 3 4
FIG 3-1
FIG 3-2
1
2 3 4
FIG 3-3
3 4
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-15
1 2 3
FIG 4-1
3 4
2-16
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
1 2
1
3
FIG 5-1
3 2
1 2 3
1 3 2
FIG 6-1
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-17
2 3
IC501
IC501
Slo para uso interno de LGE
2-18
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2 3
2
3 IC501
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-19
1 2 3 4 IC501
1 2 3 4
4 3
Slo para uso interno de LGE
2-20
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
1 2
1
3
FIG 9-1
2 3
1 2 3
1
4 IC501
FIG 10-1(DVD)
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-21
1 2 3 4
FIG 10-2(CD)
3 4
11. FORMAS DE ONDA DE LA SALIDA DE VDEO MT1389/L 1) Seal de barra a todo color (COMPUEST.)
1
1
FIG 11-1
Slo para uso interno de LGE
2-22
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2) Y
1
1
IC501
FIG 11-2
ASDATA3
1 3
1 2
3 IC501
FIG 12-1
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-23
R703 TP704
R720 TP711
3)
4)
R709 TP713
5)
6)
R707 TP702
R701 TP708
6 5
4 3 2 1
2-24
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
FS DACVSSC CVBS DACVDDB DACVDDA G B R AADVSS AKIN2 / GPIO19 / Audio_mute ADVCM / GPIO20 / AKIN1 / GPIO21 / Audio_mute AADVDD APLLVDD APLLCAP ADACVSS2 ADACVSS1 ARF / LFE / GPIO ARS / GPIO AR / GPIO0 AVCM AL / GPIO1 ALS / GPIO ALF / CENTER / GPIO ADACVDD1 ADACVDD2 AVDD18_1 AGND18 RFIP RFIN / OPOUT / RFG / OPINP / RFH / OPINN / 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 VREF DACVDDC GPIO13 SPDIF / GPIO12 GPIO11 GPIO10 DVDD18 GPIO9 GPIO8 GPIO7 / CKE RA3 RA2 DVDD33 RA1 RA0 RA10 BA1 DVSS18 BA0 RAS# CAS# RWE# RA4 RA5 RA6 RA7 RA8 RA9 DVDD33 RA11 RCLK DQM1
RFA RFB RFC RFD RFE RFF AVDD18_2 AVDD33_1 XTALI XTALO AGND33 V20 V14 REXT MDI1 MDI2 LDO1 LDO2 AVDD33_2 DMO FMO TRAY_OPEN TRAY_CLOSE TRO FOO FG / GPIO2 USB_DP USB_DM VDD33_USB VSS33_USB PAD_VRT VDD18_USB
MT1389L
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 RD8 RD9 RD10 RD11 DVSS33 RD12 RD13 RD14 RD15 DQM0 DVDD18 RD7 RD6 RD5 DVDD33 RD4 RD3 RD2 RD1 RD0 IR PRST# ICE UP1_7 / SDA UP1_6 / SCL SF_CK SF_DI SF_DO SF_CS_ GPIO6 GPIO4 GPIO3 / INT#
2-25
1. IC501 MPEG(MT1389L)
DIAGRAMA DE BLOQUE
Debug Port
Servo IO
Motor Drive
Spindle Control
Servo Processor
Video Processo r
Deinterlacer
FLASH ROM
Memory Controller
MPEG-1/2/4 Audio DSP JPEG Video Decoder Internal 6ch Audio DACs
DRA M
System Parser CPPM/CPR M DRM System CP U
PCM output
Audio Ouptut
Audio DAC
SDPIF
Audio Mic1 Audio Mic2 In ternal Audio ADC
GPIO
32-bit RISC
IR/VFD
2-26
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
1. IC501 MPEG(MT1389L)
DESCRIPCIN DE PINS
Abbreviations: SR: Slew Rate PU: Pull Up PD: Pull Down SMT: Schmitt Trigger 4mA~16mA: Output buffer driving strength. Pin 125 126 127 128 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 95 96 97 98 99 Main RFIP RFIN RFG RFH RFA RFB RFC RFD RFE RFF AVDD18_2 AVDD33_1 XTALI XTALO AGND33 V20 V14 REXT MDI1 MDI2 LDO1 LDO2 AVDD33_2 DMO FMO TRAY_OPEN TRAY_CLOSE TRO FOO FG USB_DP USB_DM VDD33_USB VSS33_USB PAD_VRT VDD18_USB DACVDDC VREF FS DACVSSC CVBS GPIO2 Alt. Type Description Analog I nterface (66) Analog Input AC coupled DVD RF signal input RFIP Analog Input AC coupled DVD RF signal input RFIN Analog Input Main beam, RF AC input path Analog Input Main beam, RF AC input path Analog Input RF main beam input A Analog Input RF main beam input B Analog Input RF main beam input C Analog Input RF main beam input D Analog Input RF sub beam input E Analog Input RF sub beam input E Analog power Analog 1.8V power Analog power Analog 3.3V power Input 27MHz crystal input Output 27MHz crystal output Analog Ground Analog Ground Analog output Reference voltage 2.0V Analog output Reference voltage 1.4V Current reference input. It generates reference current for Analog Input RF path. Connect an external 15K resistor to this pin and AVSS Analog Input Laser power monitor input Analog Input Laser power monitor input Analog Output Laser driver output Analog Output Laser driver output Analog Power Analog 3.3V power Analog Output Disk motor control output. PWM output Analog Output Feed motor control. PWM output Analog Output Tray PWM output/Tray open output Analog Output Tray PWM output/Tray close output Tracking servo output. PDM output of tracking servo Analog Output compensator Focus servo output. PDM output of focus servo Analog Output compensator 1) Motor Hall sensor input Analog 2) GPIO Analog Input USB port DPLUS analog pin Analog Input USB port DMINUS analog pin USB Power USB Power pin 3.3V USB Ground USB ground pin Analog Inout USB generating reference current USB Power USB Power pin 1.8V Power Power Analog Bandgap reference voltage Analog Full scale adjustment (suggest to use 560 ohm) Ground Ground pin for video DAC circuitry Analog Analog composite output
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-27
Alt.
106
AKIN2
107
ADVCM
108
AKIN1
115
ARS
GPIO
116
AR
117
AV CM
118
AL
GPIO
119
ALS
GPIO
120
ALF /CENTER
GPIO
Description 3.3V power pin for video DAC circuitry 3.3V power pin for video DAC circuitry Green, Y, SY, or CVBS Blue, CB/PB, or SC Red, CR/PR, CVBS, or SY Ground pin for 2ch audio ADC circuitry 1) Audio ADC input 2 2) MS_CLK set B 3) MCDATA Analog 4) Audio Mute 5) HSYN/VSYN output 6) C5 7) GPIO 1) 2ch audio ADC reference voltageC Analog 2) C6 3) GPIO 1) Audio ADC input 1 2) MS_D0 set B 3) Audio Mute Analog 4) HSYN/VSYN output 5) C7 6) GPIO Power 3.3V power pin for 2ch audio ADC circuitry Power 3.3V Power pin for audio clock circuitry Analog InOut APLL external capacitance connection Ground Ground pin for audio DAC circuitry Ground Ground pin for audio DAC circuitry 1) Audio DAC sub-woofer channel output 2) While internal audio DAC not used: Analog Output a. ACLK b. GPIO 1) Audio DAC right Surround channel output 2) While internal audio DAC not used: Analog Output a. ABCK b. GPIO 1) Audio DAC right channel output 2) While internal audio DAC not used: Analog Output a. SDATA2 b. GPIO c. RXD2 Analog Audio DAC reference voltage 1) Audio DAC left channel output 2) While internal audio DAC not used: Analog Output a. SDATA1 b. GPIO c. RXD1 1) Audio DAC left Surround channel output 2) While internal audio DAC not used: Analog Output a. ALRCK b. GPIO 1) Audio DAC center channel output 2) While internal audio DAC not used: Analog Output a. ASDATA0 b. GPIO Analog Power 3.3V power pin for audio DAC circuitry Analog Power 3.3V power pin for audio DAC circuitry Analog Power Analog 1.8V power Analog Ground Analog Ground General Power/ Ground (7) Power 1.8V power pin for internal digital circuitry
2-28
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
Alt.
33
GPIO3
INT#
34 35 36
37
SF_DO
38
SF_DI
39
SF_CK
40
UP1_6
SCL
41
UP1_7
SDA
42 43 44
45 46 47 48 49 51 52 53 55 56 57 58
RD0 RD1 RD2 RD3 RD4 RD5 RD6 RD7 DQM0 RD15 RD14 RD13
Type Description Ground 1.8V Ground pin for internal digital circuitry Power 3.3V power pin for internal digital circuitry Ground 3.3V Ground pin for internal digital circuitry Micro Controller , Flash I nterface and GPIO(12) InOut 1) General purpose IO 3 8mA, SR 2) Microcontroller external interrupt 1 PD, SMT InOut General purpose IO 4 4mA, PD InOut General purpose IO 6 4mA, PD InOut 8mA, SR Serial Flash Chip Select PU, SMT InOut 8mA, SR Serial Flash Dout PD, SMT InOut 8mA, SR Serial Flash Din PU, SMT InOut 8mA, SR Serial Flash Clock PD, SMT InOut 1) Microcontroller port 1-6 8mA, SR 2) I2C clock pin PU, SMT InOut 1) Microcontroller port 1-7 4mA, SR 2) I2C data pin PU, SMT Input Microcontroller ICE mode enable PD, SMT Input Power on reset input, active low PU, SMT Input IR control signal input SMT Interface (37) (Sorted by position) InOut DRAM data 0 4mA InOut DRAM data 1 4mA InOut DRAM data 2 4mA InOut DRAM data 3 4mA InOut DRAM data 4 4mA InOut DRAM data 5 4mA InOut DRAM data 6 4mA InOut DRAM data 7 4mA InOut Data mask 0 4mA, PD InOut DRAM data 15 4mA InOut DRAM data 14 4mA InOut DRAM data 13 4mA
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-29
Pin 59 61 62 63 64 65 66 67 69 70 71 72 73 74 75 76 77 78 80 81 82 83 85 86
Main RD12 RD11 RD10 RD9 RD8 DQM1 RCLK RA11 RA9 RA8 RA7 RA6 RA5 RA4 RWE# CAS# RAS# BA0 BA1 RA10 RA0 RA1 RA2 RA3
Alt.
Type InOut 4mA InOut 4mA InOut 4mA InOut 4mA InOut 4mA InOut 4mA, PD InOut 4mA, PD InOut 4mA, PD InOut 4mA, PD InOut 4mA, PD InOut 4mA, PD InOut 4mA, PD InOut 4mA, PD InOut 4mA, PD Output 4mA, PD Output 4mA, PD Output 4mA, PD InOut 4mA, PD InOut 4mA, PD InOut 4mA, PD InOut 4mA, PD InOut 4mA, PD InOut 4mA, PD InOut 4mA, PD
Description DRAM data 12 DRAM data 11 DRAM data 10 DRAM data 9 DRAM data 8 Data mask 1 Dram clock DRAM address bit 11 DRAM address 9 DRAM address 8 DRAM address 7 DRAM address 6 DRAM address 5 DRAM address 4 DRAM Write enable, active low DRAM column address strobe, active low DRAM row address strobe, active low DRAM bank address 0 DRAM bank address 1 DRAM address 10 DRAM address 0 DRAM address 1 DRAM address 2 DRAM address 3 1) 2) 3) 4) 5) 6) 1) 2) 3) 4) 5) GPIO 7 Dram Clock Enable MS_CLK set A Audio Mute HSYN/VSYN input C0 GPIO8 MS_BS set A SD_CLK set A ASDATA2 ACLK
87
GPIO7
CKE
InOut 4mA, PD
GPIO (6)
88
GPIO8
InOut 4mA, PD
2-30
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
Pin
Main
Alt.
Type
89
GPIO9
InOut 4mA, PD
91
GPIO10
InOut 4mA, PD
92
GPIO11
InOut 4mA, PD
93
SPDIF
GPIO12
94
GPIO13
Description 6) Audio Mute 7) HSYN/VSYN input 8) C1 1) GPIO9 2) MS_D0 set A 3) SD_CMD set A 4) ASDATA1 5) ABCK 6) C2 7) RXD1 1) GPIO10 2) SD_CLK set B 3) SD_D0 set A 4) ASDATA0 5) ALRCK 6) HSYN/VSYN output 7) C3 8) TXD1 1) GPIO11 2) SD_CMD set B 3) MS_BS set B 4) Audio Mute 5) HSYN/VSYN output 6) C4 1) SPDIF output 2) GPIO12 1) GPIO13 2) SD_D0 set B 3) ALRCK 4) Audio Mute 5) YUVCLK
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-31
DIAGRAMA DE BLOQUE
2-32
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
1. IC501 MPEG(MT1389L)
DESCRIPCIN DE PINS
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-33
3. IC101 MICOM1389L)
CONFIGURACIN DE PINS
PC5/DBGP0
PC7/DBGP2
PC6DBGP1
P83/AN3
P84/AN4
P85/AN5
P86/AN6
VDD3
VSS3
PC0
PC1
PC2
PC3
PC4
P30
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 P70/INT0/T0LCP/AN8 P71/INT1/T0HCP/AN9 P72/INT2/T0IN/NKIN P73/INT3/T0IN RES XT1/AN10 XT2/AN11 VSS1 CF1 CF2 VDD1 P80/AN0 P81/AN1 P82/AN2 P10/SO0 P11/SI0/SB0 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 1 P12/SCK0 2 P13/SO1 3 P14/SI1/SB1 4 P15/SCK1 5 P16/T1PWML 6 P17/T1PWMH/BUZ 7 PWM2 8 PWM3 9 10 11 12 13 14 15 16 P05/CKO VDD2 VSS2 P00 P01 P02 P03 P04 Top view 32 31 30 29 28 27 26 P32/UTX1 P33/URX1 P34/UTX2 P35/URX2 P36 P37 P27/INT5/T1IN P26/INT5/T1IN P25/INT5/T1IN P24/INT5/T1IN/INT7 P23INT4/T1IN P22/INT4/T1IN P21/INT4/T1IN P20/INT4/T1IN/INT6 P07/T7O P06/T6O
P31 25 24 23 22 21 20 19 18 17
LC87F5M64A
2-34
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
DIAGRAMA DE BLOQUE
Interrupt control
IR
PLA
Standby control
SIO1
Port 0
ACC
Timer 0
Port 1
B register
Timer 1
Port 2
C register
Timer 4
Port 7 ALU
Timer 5
Port 8
Timer 6
ADC
PSW
Timer 7
RAR
Base timer
Port 3
RAM
PWM2/3
Port C
Stack pointer
UART1
Watchdog timer
UART2
On-chip Debugger
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-35
1. IC501 MPEG(MT1389L)
DESCRIPCIN DE PINS
Pin Name VSS1, VSS2 VSS3 VDD1, VDD2 VDD3 Port 0 P00 to P07 I/O - Power supply pin Description No Option
No
I/O
8-bit I/O port I/O specifiable in 4-bit units Pull-up resistor can be turned on and off in 4-bit units HOLD release input Port 0 interrupt input Shared Pins P05 : Clock output (system clock / can selected from sub clock) P06 : Timer 6 toggle output P07 : Timer 7 toggle output
Yes
I/O
8-bit I/O port I/O specifiable in 1-bit units Pull-up resistor can be turned on and off in 1-bit units Pin functions P10 : SIO0 data output P11 : SIO0 data input/bus I/O P12 : SIO0 clock I/O P13 : SIO1 data output P14 : SIO1 data input/bus I/O P15 : SIO1 clock I/O P16 : Timer 1 PWML output P17 : Timer 1 PWMH output/beeper output
Yes
I/O
8-bit I/O port I/O specifiable in 1-bit units Pull-up resistor can be turned on and off in 1-bit units Other functions P20: INT4 input/HOLD reset input/timer 1 event input/timer 0L capture input/ timer 0H capture input/INT6 input/timer 0L capture 1 input P21 to P23 : INT4 input/HOLD reset input/timer 1 event input/timer 0L capture input/ timer 0H capture input P24: INT5 input/HOLD reset input/timer 1 event input/timer 0L capture input/ timer 0H capture input/INT7 input/timer 0H capture 1 input P25 to P27: INT5 input/HOLD reset input/timer 1 event input/timer 0L capture input/ timer 0H capture input Interrupt acknowledge type Rising INT4 INT5 INT6 INT7 enable enable enable enable Falling enable enable enable enable Rising/ Falling enable enable enable enable H level disable disable disable disable L level disable disable disable disable
Yes
2-36
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
Description No
Option
Pull-up resistor can be turned on and off in 1-bit units Shared pins P70 : INT0 input/HOLD reset input/timer 0L capture input/watchdog timer output P71 : INT1 input/HOLD reset input/timer 0H capture input P72 : INT2 input/HOLD reset input/timer 0 event input/timer 0L capture input/ high speed clock counter input P73 : INT3 input (with noise filter)/timer 0 event input/timer 0H capture input AD converter input port: AN8 (P70), AN9 (P71) Interrupt acknowledge type Rising INT0 INT1 INT2 INT3 enable enable enable enable Falling enable enable enable enable Rising/ Falling disable disable enable enable H level enable enable disable disable L level enable enable disable disable
I/O
7-bit I/O port I/O specifiable in 1-bit units Shared pins AD converter input port : AN0 (P80) to AN6 (P86)
No
I/O I/O
PWM2 and PWM3 output ports General-purpose I/O available 8-bit I/O port I/O specifiable in 1-bit units Pull-up resistor can be turned on and off in 1-bit units Pin functions P32: UART1 transmit P33: UART1 receive P34: UART2 transmit P35: UART2 receive
No Yes
I/O
8-bit I/O port I/O specifiable in 1-bit units Pull-up resistor can be turned on and off in 1-bit units Pin functions PC5 to PC7: On-chip Debugger
Yes
RES XT1
Input Input
Reset pin 32.768kHz crystal oscillator input pin Shared pins General-purpose input port AD converter input port : AN10 Must be connected to VDD1 if not to be used.
No No
XT2
I/O
32.768kHz crystal oscillator output pin Shared pins General-purpose I/O port AD converter input port : AN11 Must be set for oscillation and kept open if not to be used.
No
CF1 CF2
Input Output
No No
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-37
4. IC201 ADC(CS5345)
CONFIGURACIN DE PINS
SDOUT
DGND
MCLK
LRCK
OVFL
SCLK
48 47 46 45 44 43 42 41 40 39 38 37
SDA/CDOUT SCL/CCLK AD0/CS AD1/CDIN VLC RESET AIN3A AIN3B AIN2A AIN2B AIN1A AIN1B
TSTI
INT
NC
NC
NC
VD
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24
TSTO FILT+ TSTO VQ AIN5A AGND AIN4A/MICIN1 AIN4B/MICIN2 AFILTA AFILTB AIN5B VA
36 35 34 33 32
CS5345
31 30 29 28 27 26 25
2-38
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
4. IC201 ADC(CS5345)
DIAGRAMA DE BLOQUE
+3.3V to +5V
10 F
0.1 F
0.1 F
0.1 F
10 F
+3.3V to +5V
VA
VA PGAOUTA
3.3 F
3.3 F
PGAOUTB AIN1A
1800 pF *
10 F 100 10 F
AIN1B INT OVFL RESET MicroController SCL/CCLK SDA/CDOUT AD1/CDIN AD0/CS 2k +1.8V to +5V
See Note 1
1800 pF
100
AIN2A
1800 pF *
10 F 100 10 F
AIN2B AIN3A
1800 pF
100
1800 pF *
10 F 100 10 F
2k VLC 0.1 F
AIN3B AIN4A/MICIN1
1800 pF
100
1800 pF *
10 F 100 10 F
1800 pF
100
1800 pF *
10 F 100 10 F
AIN5B AINA
1800 pF
100
1800 pF *
10 F 100 10 F
AIN6B MICBIAS
1800 pF
100
See Note 2
47 F *
RL
* 2.2nF 2.2nF
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-39
1. IC501 MPEG(MT1389L)
DESCRIPCIN DE PINS
Pin Name
SDA/CDOUT SCL/CCLK AD0/CS AD1/CDIN VLC RESET AIN3A AIN3B AIN2A AIN2B AIN1A AIN1B AGND VA AFILTA AFILTB VQ TSTO FILT+ TSTO AIN4A/MICIN1 AIN4B/MICIN2 AIN5A AIN5B MICBIAS AIN6A AIN6B PGAOUTA PGAOUTB VA AGND NC TSTO VLS TSTI NC SDOUT SCLK LRCK MCLK DGND VD INT OVFL
#
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38, 39, 40 41 42 43 44 45 46 47 48
Pin Description
Serial ControlData (Input/Output) - SDA is a data I/O in IC Mode. CDOUT is the output data line for the control port interface in SPITM Mode. Serial Control Port Clock (Input) - Serial clock for the serial control port. Addre ss Bit 0 (IC) / Co ntrol Port Chip Select (SPI) (Input) - AD0 is a chip address pin in IC Mode; CS is the chip-select signal for SPI format. Addre ss Bit 1 (IC) / Ser ial Control Data Input (SPI) (Input) - AD1 is a chip address pin in IC Mode; CDIN is the input data line for the control port interface in SPI Mode. ControlPort Power (Input) - Determines the required signal level for the control port interface. Refer to the Recommended Operating Conditions for appropriate voltages. Reset (Input) - The device enters a low-power mode when this pin is driven low. Stereo Analog Input 3 (Input) - The full-scale level is specified in the ADC Analog Characteristics specification table. Stereo Analog Input 2 (Input) - The full-scale level is specified in the ADC Analog Characteristics specification table. Stereo Analog Input 1 (Input) - The full-scale level is specified in the ADC Analog Characteristics specification table. Analog Ground (Input) - Ground reference for the internal analog section. Analog Power (Input) - Positive power for the internal analog section. Antialias Filter Connection (Output) - Antialias filter connection for the channel A ADC input. Antialias Filter Connection (Output) - Antialias filter connection for the channel B ADC input. Quiescent Voltage (Output) - Filter connection for the internal quiescent reference voltage. Test Pin (Output) - This pin must be left unconnected. Positiv e Voltage Reference (Output) - Positive reference voltage for the internal sampling circuits. Test Pin - This pin must be left unconnected. Stereo Analog Input 4 / MicrophoneInput 1 & 2 (Input) - The full-scale level is specified in the ADC Analog Characteristics specification table. Stereo Analog Input 5 (Input) - The full-scale level is specified in the ADC Analog Characteristics specification table. MicrophoneBias Supply (Output) - Low-noise bias supply for external microphone. Electrical characteristics are specified in the DC Electrical Characteristics specification table. Stereo Analog Input 6 (Input) - The full-scale level is specified in the ADC Analog Characteristics specification table. PGA Analog AudioOutput(Output) - Either an analog output from the PGA block or high impedance. Analog Power (Input) - Positive power for the internal analog section. Analog Ground (Input) - Ground reference for the internal analog section. No Connect - These pins are not connected internally and should be tied to ground to minimize any potential coupling effects. Test Pin (Output) - This pin must be left unconnected. Serial Audio Interface Power (Input) - Determines the required signal level for the serial audio interface. Refer to the Recommended Operating Conditions for appropriate voltages. Test Pin (Input) - This pin must be connected to ground. No Connect - These pins are not connected internally and should be tied to ground to minimize any potential coupling effects. Serial Audio Data Output (Output) - Output for twos complement serial audio data. Serial Clock (Input/Output) - Serial clock for the serial audio interface. Left Right Clock (Input/Output) - Determines which channel, Left or Right, is currently active on the serial audio data line. Master Clock (Input/Output) - Clock source for the ADCs delta-sigma modulators. Digital Ground (Input) - Ground reference for the internal digital section. Digital Power (Input) - Positive power for the internal digital section. Interrupt (Output) - Indicates an interrupt condition has occurred. Overflow (Output) - Indicates an ADC overflow condition is present.
2-40
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
5. IC704 PWM
CONFIGURACIN DE PINS
PWM8_M PWM7_M PWM6_M PWM4_M PWM3_M PWM5_M PWM5_P IO_VDD IO_VSS IO_VSS DVDD DVSS PWM2_M 51 50 49 48 47 46 45 PWM8_P PWM7_P PWM6_P PWM4_P PWM3_P PWM2_P 52 IO_VDD IO_VDD IO_VSS IO_VSS IO_VSS IO_VSS 57
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
56
55
54
OVERLOAD EPD_ENA SO/SDA SCK/SCL DVDD DVSS SI/I2C_AD0 /CS/I2C_AD2 SPI/I2C IO_VSS XIN XOUT DMIX_LRCK DMIX_BCK DMIX_SDOUT DVDD DVSS DMIX_MCLK IO_VDD IO_VSS /RESET TEST_MODE1 TEST_MODE2 SCAN_ENA TEST_MODE3
53
76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100
IO_VSS PWM1_P PWM1_M IO_VDD PWM_HP_L_P PWM_HP_L_M IO_VSS DVSS DVDD PWM_HP_R_P PWM_HP_R_M IO_VDD IO_VSS PWM_SWL_P PWM_SWL_M DVSS DVDD MIC_SDIN MIC_LRCK MIC_BCK MIC_MCLK IO_VDD IO_VSS EXT_MUTE SSDIN3
PULSUS
44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24 SSDIN1
MSDIN1
MSDIN2
PLL_AVSS
MSDIN0
MSDIN3
SSDIN0
PLL_DVSS
IO_VSS
IO_VSS
IO_VSS
PLL_AVDD
IO_VDD
IO_VDD
IO_VSS
PLL_DVDD
DIAGRAMA DE BLOQUE
MBCK MLRCK MSDIN[0:3] SBCK SLRCK SSDIN[0:3]
IO_VDD
IO_VSS
SSDIN2
DVSS
MLRCK
SLRCK
MBCK
DVDD
SBCK
25
Down Mixer
Main Volume
Trim Volume
PWM Modulator
Internal Clock Internal Reset
Internal Controls
Crystal Oscillator
PLL
Power Supply
XOUT
XI N
/RESET
PLL_DVDD
PLL_AVDD
PLL_DVSS
PLL_AVSS
IO_VDD
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
IO_VSS
DVDD
DVSS
2-41
1. IC501 MPEG(MT1389L)
DESCRIPCIN DE PINS
Name Pin NO. Type Power and Ground PLL_AVDD PLL_AVSS PLL_DVDD PLL_DVSS DVDD DVSS IO_VDD 6 8 3 2 13, 34, 42, 66, 80, 91 14, 35, 43, 63, 81, 92 4, 10, 22, 29, 39, 47, 56, 65, 72, 94 1, 5, 7, 9, 21, 28, 38, 44, 50, 53, 57, 60, 64, 69, 73, 85, 95 Analog Power Analog Ground PLL Power PLL Ground Power Ground Power PLL analog power supply. PLL analog ground. PLL digital power supply. PLL digital ground. Core power supply. Core digital ground. I/O power supply. 3.3V Digital power supply. Description
IO_VSS
Ground
Reset and Clock /RESET 96 I H/W reset signal. Active Low Schmitt-Trigger input. The Schmitt-Trigger input allows a slowly rising input to reset the chip reliably. The RESET signal must be asserted Low during power up. De-assert High for normal operation. Crystal Oscillator input pin. Crystal Oscillator output pin.
XIN XOUT
86 87
Analog Analog
PCM Audio Input/Output Interface MBCK 11 I/O PCM bit clock input/output of main 8-channel audio. User can select the master/slave mode of this signal. Schmitt-Trigger input. PCM Word clock (left-right clock) input/output of main 8-channel audio. User can select the master/slave mode of this signal. Schmitt-Trigger input. PCM serial data input of main 8-channel audio. Schmitt-Trigger input. PCM bit clock input/output of 8-channel audio. User can select the master/slave mode of this signal. Schmitt-Trigger input. PCM word clock (left-right clock) input/output of sub 8-channel audio. User can select the master/slave mode of this signal. Schmitt-Trigger input. PCM serial data input of sub-channel audio. User can set this sub-channel data input pins to PCM serial data output pins. See the Control Register Description part. Schmitt-Trigger input
MLRCK
12
I/O
I I/O
SLRCK
20
I/O
SSDIN [3:0]
I/O
2-42
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
MIC_MCLK
30
Main clock for external microphone input A/DC. Clock frequency can be selected between 6.144MHz, 12.288MHz, and 24.576MHz. PCM bit clock input/output of external microphone. Bit clock frequency is 3.072MHz (48kHz x 64, fixed) PCM Word clock (left-right clock) input/output of external microphone. Word clock rate is 48kHz (fixed). PCM serial data input of external microphone. Schmitt-Trigger input. Main clock for external down-mix line output D/AC. PCM bit clock output of down-mix signal. Bit clock frequency is 6.144MHz (96kHz x 64, fixed) PCM Word clock (left-right clock) output of down-mix signal. Word clock rate is 96kHz (fixed). PCM serial data output of down-mix signal. PWM Audio Output
31 32 33 93 89 88 90
I/O I/O I O O O O
PWM1_P PWM1_M PWM2_P PWM2_M PWM3_P PWM3_M PWM4_P PWM4_M PWM5_P PWM5_M PWM6_P PWM6_M PWM7_P PWM7_M PWM8_P PWM8_M PWM_HP_L_P PWM_HP_L_M PWM_HP_R_P PWM_HP_R_M PWM_SWL_P PWM_SWL_M
49 48 52 51 55 54 59 58 62 61 68 67 71 70 75 74 46 45 41 40 37 36
O O O O O O O O O O O O O O O O O O O O O O
Positive PWM output of channel 1. Negative PWM output of channel 1. Positive PWM output of channel 2. Negative PWM output of channel 2. Positive PWM output of channel 3. Negative PWM output of channel 3. Positive PWM output of channel 4. Negative PWM output of channel 4. Positive PWM output of channel 5. Negative PWM output of channel 5. Positive PWM output of channel 6. Negative PWM output of channel 6. Positive PWM output of channel 7. Negative PWM output of channel 7. Positive PWM output of channel 8. Negative PWM output of channel 8. Positive PWM output of headphone left channel. Negative PWM output of headphone left channel. Positive PWM output of headphone right channel. Negative PWM output of headphone right channel. Positive PWM output of subwoofer line output. Negative PWM output of subwoofer line output.
System Control Interface SPI/I2C 84 I Host interface mode (SPI or I2C) selector. Assert HIGH for SPI mode. De-assert LOW for I2C mode. Internal pull-down resistor. SO/SDA 78 I/O SO for SPI mode or SDA for I2C mode.
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-43
SCK/SCL SI/I2C_AD0
79 82
I I
SCK for SPI mode or SCL for I2C mode. Schmitt-Trigger input. SI for SPI mode or Slave Address 0 for I2C mode. Schmitt-Trigger input. Internal pull-down resistor. Chip selector (CS) for SPI mode or Slave Address 2 for I2C mode. Schmitt-Trigger input. Internal pull-down resistor.
/CS/I2C_AD2
83
Special Control Interface EXT_MUTE 27 I External mute control input. Active High. Assert HIGH to mute audio output. Internal pull-down resistor. OVERLOAD 76 I Power stage overload indication input. Polarity is programmable. Schmitt-Trigger input. When OVERLOAD is asserted, all PWM audio outputs go to LOW. That shutdown process is programmable. Internal pull-down resistor. EPD_ENA 77 O External amplifier power device enable output. Active High. Test Mode TEST_MODE1 97 I Test mode selection pin 1. In normal operation, it should be LOW or not connected. Internal pull-down resistor. TEST_MODE2 98 I Test mode selection pin 2. In normal operation, it should be LOW or not connected. Internal pull-down resistor. Scan enable. Active High. In normal operation, it should be LOW or not connected. Internal pull-down resistor. TEST_MODE3 100 I Test mode selection pin 3. In normal operation, it should be LOW or not connected. Internal pull-down resistor.
SCAN_ENA
99
All inputs and bi-directional inputs are 5 Volt tolerant. The corresponding pins can be connected to the buses that can swing between 0V and 5V. The output-only pins are not 5V tolerant and the buses they are connected to can swing only between 0V and 3.3V.
2-44
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
DIAGRAMA DE CABLEADO
CABLE1
PN202
2007. 11. 30
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-45
2-46
DIAGRAMA DE BLOQUE
2007. 11. 30
2-47
2-48
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
DIAGRAMAS DE CIRCUITO
1. DIAGRAMA DEL CIRCUITO SMPS (POTENCIA)
AVISO IMPORTANTE DE SEGURIDAD AL REALIZAR LABORES DE MANTENIMIENTO EN ESTE ARMAZN NO MODIFIQUE NI ALTERE, BAJO NINGUNA CIRCUNSTANCIA, EL DISEO ORIGINAL SIN EL PERMISO ESCRITO DE LG ELECTRONICS CORPORATION. TODOS LOS COMPONENTES DEBEN SUSTITUIRSE NICAMENTE POR OTROS DE UN TIPO IDNTIDO A LOS ORIGINALES.
LOS COMPONENTES ESPECIALES APARECEN SOMBREADOS EN EL ESQUEMA PARA FACILITAR SU IDENTIFICACIN. EN OCASIONES, ESTE DIAGRAMA DE CIRCUITO PUEDE DIFERIR DEL CIRCUITO UTILIZADO. DE ESTA FORMA, LA APLICACIN DE LAS LTIMAS MEJORAS EN SEGURIDAD Y RENDIMIENTO NO SE RETRASAR HASTA LA IMPRESIN DE LOS NUEVOS DOCUMENTOS DE SERVICIO.
NOTE : 1. Las piezas sombreadas( ) resultan crticas para la seguridad. Sustituir nicamente por el n de pieza especificado. 2. Las tensiones CC se miden con un voltmetro digital durante el modo de reproduccin.
12
11
10
NOTES)
Warning Parts that are shaded are critical With respect to risk of fire or electricial shock.
2007. 11. 30
F G H I J K L M N O P Q R S T
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-49
2-50
12
11
10
2007. 11. 30
A B C D E F G H I J K L M N O P Q R S T
2-51
2-52
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
12
11
10
2007. 11. 30
A B C D E F G H I J K L M N O P Q R S T
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-53
2-54
12
11
10
2007. 11. 30
A B C D E F G H I J K L M N O P Q R S T
2-55
2-56
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
12
11
10
2007. 11. 30
A B C D E F G H I J K L M N O P Q R S T
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-57
2-58
12
11
10
2007. 11. 30
A B C D E F G H I J K L M N O P Q R S T
2-59
2-60
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
12
11
10
2007. 11. 30
A B C D E F G H I J K L M N O P Q R S T
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-61
2-62
12
11
10
2007. 11. 30
A B C D E F G H I J K L M N O P Q R S T
2-63
2-64
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
12
11
10
2007. 11. 30
A B C D E F G H I J K L M N O P Q R S T
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-65
2-66
12
11
10
2007. 11. 30
A B C D E F G H I J K L M N O P Q R S T
2-67
2-68
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-69
2-70
2-71
2-72
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
NOTAS) Advertencia Las piezas que estn oscurecidas son crticas con respecto al riesgo de producirse un incendio o una descarga elctrica.
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
2-73
2-74
2-75
2-76
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
462
EQUILATERAL TRIANGLE IS INTENDED TO ALERT THE SERVICE PERSONNEL TO THE PRESENCE OF IMPORTANT SAFETY INFORMATION IN SERVICE LITERATURE.
250
283
A B
463 463
MA
E
IN
SM
D
PS
PN202 467
279 A41
275
FR
ON
A44
JA
CK
262
261 260
261
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
3-1
3-2
001 A02 439 018 013 014 020 017 002 003 A01
3-3
3-4
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
PIEZA OPCIONAL
808 PILAS
802 CAJA
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
3-5
PARTE DE ALTAVOCES
1. ALTAVOZ SATELITE/CENTRAL (SH33SU-S)
F.L SPK F.R SPK CENTER SPK R.L SPK R.R SPK 853
F.L SPK F.R SPK CENTER SPK R.L SPK R.R SPK
850
3-6
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
F.L SPK F.R SPK CENTER SPK R.L SPK R.R SPK 853
F.L SPK F.R SPK CENTER SPK R.L SPK R.R SPK
850
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
3-7
A90
952
WIRE90
950
956
953
3-8
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
4. CAUCHO POSTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4 5. CONJUNTO ARMAZN ARRIBA/ABAJO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5 6. CARGA DE LA CORREA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5 7. POLEA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5 8. CARGA DEL ENGRANAJE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5 9. GUA ARRIBA/ABA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5 10. CARGA DEL CONJUNTO PWB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5 11. BASE PRINCIPAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5
VISTA AMPLIADA
1. VISTA AMPLIADA DEL MECANISMO DE LA PLETINA (DP-12TV) . . . . . . . . . . . . . . . 4-6
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
4-1
4-1
1, 2 1, 2, 3 1, 2, 3, 4 1 1, 6
3 4 5 6 7
Abrazadera de la placa Abrazadera magntica Brida superior Bandeja de disco Sled del conjunto base 4 tornillo Engranaje de
1, 2, 6
8 alimentacin
4-3
1, 2, 6, 8
4-3
4-3
1 tornillo
1 pestaa de bloqueo 4-4 1 pestaa de bloqueo 4-4 4-4 1 pestaa de bloqueo 4-4
1, 2, 13, 14 15 Carga del engranaje 1, 2, 7, 12, 13, 14 1, 2, 13 16 Gua arriba/abajo 17 Carga conjunto PWB
4-4
VISTA INFERIOR
Note Al volver a montar, realice el procedimiento pero en orden contrario. La "parte inferior" en la columna del desmontaje de la tabla anterior indica la pieza que debera desmontarse en el lado inferior.
Slo para uso interno de LGE
4-2
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
BANDEJA DE DISCOS
(Fig. A) SOPORTE
BASE PRINCIPAL
Fig. 4-1
Fig. 4-2
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
4-3
AMORTIGUADOR DE CAUCHO
Distingue las partes superiores e inferiores (montar con cuidado)
BASE PU
(S2) (S2)
AMORTIGUADOR DE CAUCHO
CONJUNTO GENERAL DE LECTURA TOMA GEAR CONJUNTO DEL HUSILLO DEL MOTOR
Fig. 4-3
4-4
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
POLEA
CARGA DE LA CORREA (H1) (C2) (S5) (S4) BASE PRINCIPAL (S4) (A) (B) (A) (A) (B) (C) (B) FIG. (B) GUA ARRIBA/ABAJO MONTAJE DEL ARMAZN ARRIBA/ABAJO
Fig. 4-4
Ponga la cara de la base principal hacia abajo (Ladoinferior) 1) Saque el tornillo (S4). 2) Desbloquee la pestaa de bloqueo (L3) en la direccin que indica la flecha y, a continuacin, levante el conjunto del armazn arriba/abajo para separarlo de la base principal.
Note
Al volver a montar, mueva la gua arriba/abajo en la direccin que indica la flecha (C) hasta que quede posicionada como en la Fig.(C). Al volver a montar, inserte la porcin (A) del conjunto del armazn arriba/abajo en la porcin (B) de la gua arriba/abajo como indica la Fig.(B)
1) Mueva la gua arriba/abajo en la direccin que indica la flecha (A) como indica la Fig.(A) 2) Tire hacia bajo de la pestaa de bloqueo (L5) y, a continuacin, levante la gua arriba/abajo para separarla de la base principal. Note Cuando vuelva a montar, coloque la gua arriba/abajo como se indica en la Fig. C y muvala en la direccin de la flecha (B) hasta que quede bloqueada por la pestaa de bloqueo (L5). Confirme que la gua arriba/abajo queda en posicin como puede apreciar en la Fig.(A)) Note Ponga la cara de la base principal hacia abajo(lado inferior) 1) Quite 1 tornillo (S5) 2) Desbloquee el motor de carga (C2) del gancho (H1) de la base principal. 3) Desbloquee las 2 pestaas de bloqueo (L6) y seprelas del conjunto de carga PWB desde la base principal.
1) Desbloquee la pestaa de bloqueo (L4) en la direccin que indica la flecha (B) y, a continuacin, separe la polea de la base principal.
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento
4-5
001 A02 439 018 013 014 020 017 002 003 A01
4-6
Copyright 2008 LG Electronics. Inc.Todos los derechos reservados. Slo con fines de capacitacin y mantenimiento