UNIVERSIDAD POLITECNICA SALESIANA

Informe de practica 3
Pablo Torres Vctor Garca

12

Prctica 3 Tema: Uso de los Flip-Flops. Secuencias. 1. Objetivos: Disear, armar y comprobar el funcionamiento de una secuencia (clave) que al cumplirse accionara un motor de corriente continua. Comprobar las caractersticas de memoria que posee un FF JK con entradas asncronas. 2. Materiales: CIs Flip-Flop 74112 CI Triger 7414 Set de resistencias 1 transistor NPN. Compuertas lgicas Micropulsantes. Condensadores 0.01uf /10v Cable para circuitos, pinza, corta fros. Fuente de 5Vcc. 1 Motor DC...

3. Marco Terico: Flip-Flops: Esta constituido por un ensamble de compuertas lgicas. Aunque una compuerta lgica por si misma no tiene la capacidad de almacenar datos binarios, se pueden conectar varias y de una manera especial, de tal manera que permitan el almacenamiento de la informacin (bits). Se usan varias configuraciones de compuertas para producir flip-flops, El FF es simplemente un biestable.

El Flip Flop es entonces una clula elemental de memoria, en electrnica digital el ms completo es el FF JK con entradas asncronas.

Tabla de verdad de un FFJK.

Tabla de verdad de un FFJK con entradas asncronas. PRE

CLR
1 1

Q Modo Sncrono 1 0 No se usa

En este caso PRE y CLR son entradas activas en bajo, que actan en cualquier momento que reciban un flanco activo. No dependen del CLK sncrono. Este es el tipo de FF ms usado en aplicaciones. Flip Flop tipo "J-K" Este FF es uno de los ms usados en los circuitos digitales, y de hecho es parte fundamental de muchos circuitos avanzados como contadores y registros de corrimiento, que ya vienen integrados en un chip. Este FF cuenta con dos entradas de datos J y K, su funcin es en principio la misma que el Registro bsico NAND o NOR, pero con la diferencia que la condicin en las entradas J = 1, K = 1, a diferencia del Registro NAND, que generara una salida errnea o no deseada, en un FF J-K, obliga a las salidas a conmutar su estado al opuesto (Toggle) a cada pulso del reloj. Esto lo convierte en un tipo de FF muy verstil. Flip Flop tipo "D" (Datos, Data) A diferencia de los FF tipo J-K, el FF tipo "D" (Datos, Data) slo cuneta con una entrada para hacer el cambio de las salidas. A cada pulso del reloj (dependiendo si el FF utiliza una TPP o una TPN) el estado presente en la entrada "D" ser transferido a la salida Q y /Q. Tabla de verdad de un FF tipo "D"

Una de las aplicaciones de mayor uso para este tipo de FF es al de la transferencia de datos de forma paralela, conectando varios FF tipo "D" a X nmero de bits, podemos hacer que la informacin de todos los bits pase inmediatamente a la salida de cada FF con slo un pulso de reloj. Entradas asncronas en los FF. Como ya hemos visto, cada FF tiene entradas que pueden cambiar el estado de las salidas de manera sincronizada con el pulso de reloj, pero Dnde quedaron nuestras entradas asncronas? Es posible seguir usando estas entradas en FF sncronos? La respuesta est en los FF sncronos de cualquier tipo que poseen entradas asncronas, esto aade dos pines ms de control a nuestros FF, los conocidos SET y RESET (Los cules pueden ser activos en el estado ALTO o BAJO). Entonces tenemos FF sncronos (Tipo "J K", o tipo "D" ) con un par de entradas que no dependen en ningn momento del pulso de Reloj. Haciendo una combinacin perfecta de entradas que controlan las salidas de manera automtica (Asncronas) o controladas por un pulso de reloj (Sncronas). La siguiente figura nos muestra los smbolos de los FF Tipo "J - K" y "D" con sus entradas asncronas.

Tabla de verdad del FF Tipo "D" con entradas Asncronas (Las "X" significan que no importa el estado actual de esa entrada). (El FF tiene una entrada de Reloj que funciona con TPP) (Las entradas asncronas con activas ALTAS)

El funcionamiento bsico sigue siendo el mismo, pero las salidas sern forzadas a ALTO o BAJO, si se activan las entradas Asncronas correspondientes (SET, RESET) sin importar el estado de la entrada "D" o CLK. Procedimiento: a. Disear un encendido codificado para un motor de CC. El motor se enciende con el pulsante ON siempre y cuando se d primero una clave nica (secuencia) mediante 4 pulsantes. Si no se ingresa la clave correcta en el primer intento, para el siguiente intento no se queda gravado ningn dato. El diseo consta principalmente de: Cuatro pulsantes para la clave, un LED (o pito) de sealizacin que se enciende siempre al accionar cualquier pulsante y dos pulsantes ms para ON y OFF del motor respectivamente.

De ser necesario, se recomienda la utilizacin de CLC, para el cumplimiento de los requerimientos dados, sobre todo para que el sistema sea lo menos vulnerable posible.

DISEO COMPLETO: Clave: 3-1-4-2 Circuito Completo: (Detallar todos los por menores del proceso: tablas, clculos, criterios, etc.) Criterios. Para el diseo y construccin del circuito debemos considerar: El circuito debe ser lo menos vulnerable posible. La clave debe constar de 4 dgitos. Cuando se ingrese una clave incorrecta la misma no debe quedar grabada. Cada vez que se ingrese un digito de la clave se encender un led para mostrar el ingreso del mismo. La mejor forma de hacer esto es utilizar una series de flip flop tipo "J-K" en cascada y alimentaremos al mismo con 1 a la entrada J y 0 a la entrada K de tal manera que al ingresar un CLK en el primero y nos d un 1 en la salida Q, este estado alimentara la entrada J del segundo y as sucesivamente. Para borrar el digito del cdigo ingresado en cada flip flop utilizaremos la entrada CLR de tal manera que al activar una salida Q, la misma borre el digito ingresado. Para encender el led disearemos un circuito CLC, que responda a nuestros requerimientos, el mismo debe apagar el led luego de haber presionado el botn de ingreso de digito.

Clculos. Simplificacin del circuito CLC.

A continuacin mostraremos las imgenes correspondientes al circuito propuesto, ya armado en el programa y otra correspondiente a la tabla de verdad del CLC

Imagen del circuito armado en el programa de simulacin.

Tabla de verdad para el led, expuesta en el Convertidor Lgico de Multisim.

b. Armar el diseo propuesto en el punto anterior y comprobar su funcionamiento. Pida a su profesor que verifique el funcionamiento. Le sugerimos tambin para esta parte, tomar una foto del circuito armado en su baceta y presentarlo como parte del informe. Foto:

c. Resumen del funcionamiento. Explquelo de una manera tcnica que detalle todos los por menores del funcionamiento y mas si es que existe alguna lgica adicional. Como se explico en los criterios y se ve en el circuito ya armado utilizaremos una serie de flip flops en cascada los, por lo tanto empezamos introduciendo el primer digito de nuestro cdigo que seria el 3, esto lo hacemos presionando el interruptor correspondiente, para verificar el ingreso del mismo se enciende el led, con esto comandamos la entrada CLK1; y como tenemos ya alimentadas previamente las entradas J1 y K1 con 1 y 0 respectivamente. Obtendremos un 1 en la salida Q1. Pues bien como la salida Q1 esta unida con la entrada J2, obtendremos alimentar al segundo flip flop de igual manera que el primero, por lo tanto continuamos ingresando el segundo digito de nuestra clave que es 1. El cual comanda la entrada CLK2 y por norma de funcionamiento tendremos una salida de 1 en Q2 la cual alimentara la entrada J3 y el proceso ya expuesto se repetir a cada ingreso de un digito del cdigo.

Este comportamiento lo tenemos hasta que se pulsa el botn ON que comanda el ltimo flip flop y por lo tanto se enciende el motor. Utilizaremos la entrada CLK4 del cuarto flip flop como la primera entrada para la compuerta AND, la segunda entrada la tomaremos de la salida Q5, estas actuaran en la compuerta AND de tal manera que su salida nos brindara un click en la entrada CLR de los tres primeros flip flops, y as borramos los tres primeros dgitos del cdigo. Pero esto no apaga el motor. Presionamos el botn OFF el cual comanda las entradas CLR de los flip flops 5 y 6 de esta manera logramos borrar el cdigo por completo y apagar el motor.

d. Simulacin (compruebe toda la secuencia, en lugar de motor podra utilizar un foco de seal, PROBE) Empezamos ingresando el primer digito de nuestra clave, aqu veremos cmo se prende el interruptor perteneciente a este un mero as como el led que nos indica el ingreso del digito (3).

Continuamos ingresando el segundo digito (1).

Seguimos ingresando el tercer digito (4).

Ingresamos el ltimo digito (2).

Luego de ingresada la clave podemos proceder a presionar el botn On para encender en este caso el led, que hemos ubicado en lugar del led.

Y por ltimo presionamos el botn Off para apagar el led y borrar la clave ingresada.

Conclusiones: Este circuito nos ayud a entender de una forma lgica el funcionamiento de algunos sistemas de seguridad electrnicos con clave de ingreso. Ya que nuestra practica utilizamos lo bsico del circuito. Todo circuito es vulnerable. En un diseo debemos tomar varias puntos de restriccin para el ingreso de la clave ya q de esto depender el porcentaje de seguridad de nuestro sistema. Mediante la prctica utilizamos una de las aplicaciones de los flip flop tipo J-K con entradas asincrnicas, ya que como sabemos son los ms utilizados en la electrnica digital. Una vez que se sabe el conexionado del flip flop utilizado, podemos utilizar Esta prctica nos sirvi de mucha ayuda ya que la misma se enfoca al proyecto final, ya que estos son los conocimientos bsicos para el mismo.

Bibliografa: Tocci, Ronald J. Sistemas Digitales Principios y Aplicaciones. Prentice Hall. Dcima Edicin. Catlogo de Repuestos ECG o NTE. http://www.forosdeelectronica.com/