「MMU」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The MMU 303 outputs an offset part of the MMU address 312 as it is, executes the conversion by using an entry held by TLB in a CAM 316, selects an address bit outputted by using an output address exchanger 317 controlled by the CAM 316, and outputs the MMU address 312 after being converted into a physical address 313.例文帳に追加

また、MMU３０３は、MMUアドレス３１２のオフセット部分をそのまま出力したり、CAM３１６においてTLBが保持するエントリを用いた変換を行ったり、CAM３１６に制御された出力アドレス交換器３１７を用いて出力するアドレスビットを選択したりして、MMUアドレス３１２を物理アドレス３１３に変換し出力する。 - 特許庁

When an effective address 311 is inputted, an MMU 303 interleaves a part of the inputted effective address 311 by an input address exchanger 315 controlled by an address control part 314, and forms an MMU address 312 from the effective address 311.例文帳に追加

実効アドレス３１１が入力されると、MMU３０３は、アドレス制御部３１４に制御された入力アドレス交換器３１５により、入力された実効アドレス３１１の一部をインタリーブして、実効アドレス３１１よりMMUアドレス３１２を生成する。 - 特許庁

An instruction to perform access to, change and control MMU configuration register contents is provided.例文帳に追加

ＭＭＵ構成レジスタ・コンテンツに対してアクセスし、変更し、そして制御する命令が提供される。 - 特許庁

To streamline the operation of a CPU by predicting traffic on a bus connecting the CPU and an MMU.例文帳に追加

ＣＰＵとＭＭＵとをつなぐバスの混雑度を予測し、ＣＰＵの効率的な動作を図る。 - 特許庁

The MMU 1 has a TLB arbitor 5 and 1st to 4th TLBs 6 to 9.例文帳に追加

ＭＭＵ１は、ＴＬＢアービタ５及び第１〜４のＴＬＢ６〜９を有する。 - 特許庁

An instruction to access to, change and control an MMU constitution register contents is provided.例文帳に追加

ＭＭＵ構成レジスタ・コンテンツに対してアクセスし、変更し、そして制御する命令が提供される。 - 特許庁

To easily execute a group of programs, having run on a microprocessor having no MMU, on a microprocessor with an MMU without modifying the programs.例文帳に追加

ＭＭＵを持たないマイクロプロセッサ上で動作していたプログラム群を、ＭＭＵを備えたマイクロプロセッサ上で、プログラムの変更を行うことなく容易に実行させることを目的とする。 - 特許庁

The external device 4 acquires a physical address corresponding to a virtual address of object data for the predetermined processing from an MMU 11, and acquires a physical address corresponding to a virtual address of result data of the predetermined processing from the MMU 11.例文帳に追加

外部デバイス４は、所定の処理の対象データの仮想アドレスに対応する物理アドレスをMMU１１から取得し、所定の処理の結果データの仮想アドレスに対応する物理アドレスをMMU１１から取得する。 - 特許庁

A page table entry is rewritten to cause a page fault in all pages with respect to the pages necessary for software operation, in a table of a Memory Management Unit (MMU) on a computer system with the MMU mounted thereon.例文帳に追加

Memory Management Unit(ＭＭＵ)を搭載したコンピュータシステム上で、ＭＭＵのテーブルに対し、ソフトウェアの動作に必要なページに対して、全てのページにてページフォルトが発生するようにページテーブルエントリが書き換えられる。 - 特許庁

An MMU 110 is provided by such a system where the MMU can be scaled easily to be fitted to the development of the processor 100 of the following generation.例文帳に追加

ＭＭＵ１１０は、そのＭＭＵが後の世代のプロセッサ１００の発展に適合するようにより用意にスケーリングされ得るような方式で提供される。 - 特許庁

MMU 110 is provided by a system where the MMU is easily scaled in order to be adaptable to development in the microprocessor 100 of the succeeding generation.例文帳に追加

ＭＭＵ１１０は、そのＭＭＵが後の世代のプロセッサ１００の発展に適合するようにより用意にスケーリングされ得るような方式で提供される。 - 特許庁

An MMU 110 is offered in a further easily scalable system so that the MMU can be matched with the development of a processor 100 in the following generations.例文帳に追加

ＭＭＵ１１０は、そのＭＭＵが後の世代のプロセッサ１００の発展に適合するようにより用意にスケーリングされ得るような方式で提供される。 - 特許庁

A page table entry is re-written so as to allow a page fault to occur in all pages with respect to the pages necessary for the operation of software concerning the table of a Memory Management Unit (MMU) on a computer system mounting the MMU.例文帳に追加

Memory Management Unit(ＭＭＵ)を搭載したコンピュータシステム上で、ＭＭＵのテーブルに対し、ソフトウェアの動作に必要なページに対して、全てのページにてページフォルトが発生するようにページテーブルエントリが書き換えられる。 - 特許庁

A memory management unit(MMU) 1 inputs a virtual address from a virtual address bus 2 and outputs a physical address to a physical address bus 3.例文帳に追加

メモリ管理ユニット（ＭＭＵ）１は、仮想アドレスバス２から仮想アドレスを入力し、物理アドレスバス３に物理アドレスを出力する。 - 特許庁

The selection circuit 7 selects the upper part of the physical addresses outputted from the MMU 6 according to the carry signal and outputs the upper part.例文帳に追加

選択回路７は、桁上げ信号に応じてＭＭＵ６から出力された物理アドレスの上位部を選択して出力する。 - 特許庁

In this information processing device, a debug unit 20 having a bus break function and a MMU 30 are mounted.例文帳に追加

バスブレイク機能を有するデバッグユニット２０及びＭＭＵ３０を搭載した情報処理装置である。 - 特許庁

An area registration part 31 of an MMU 3 generates a page retrieval tree 221 corresponding to a virtual address area to be registered.例文帳に追加

ＭＭＵ３の領域登録部３１は、登録すべき仮想アドレス領域に対応するページ検索ツリー２２１を生成する。 - 特許庁

A CPU 12 detects the presence/absence of an abnormality in translation of the virtual address and the physical address by the MMU 20 based on the abnormality detection information.例文帳に追加

そして、ＣＰＵ１２は、異常検出情報に基づいて、ＭＭＵ２０による仮想アドレスと物理アドレスとの変換の異常の有無を検出する。 - 特許庁

A memory MMU stores in advance information about the number of antennas related to the number of the space paths which can be formed by the array antenna.例文帳に追加

メモリＭＭＵは、アレイアンテナにより形成しうる空間パスの個数に関連するアンテナ本数情報を予め格納する。 - 特許庁

The positional relation of respective mask side and base plate side alignment marks MMU, MML and GM is detected by a detector 7.例文帳に追加

検出装置７は、マスク側と基板側のそれぞれの位置合わせマークＭＭＵ，ＭＭＬとＧＭの位置関係を検出する。 - 特許庁

To prevent an unauthorized memory access in a processor without MMU or MPU.例文帳に追加

ＭＭＵやＭＰＵを搭載していないプロセッサにおいて、不正なメモリアクセスを防止することを目的とする。 - 特許庁

Then, an instruction to perform access to the MMU constituting register contents, and to change and control them is offered.例文帳に追加

ＭＭＵ構成レジスタ・コンテンツに対してアクセスし、変更し、そして制御する命令が提供される。 - 特許庁

The information processing apparatus is provided with the LAN adaptor 12 placed between a CPU 11 including an MMU 15 and the LAN 16 via a GPI bus 21.例文帳に追加

ＭＭＵ１５を含んでいるＣＰＵ１１およびＬＡＮ１６間に、ＧＰＩバス２１を介してＬＡＮアダプタ１２を設ける。 - 特許庁

The OS (Operating System) on a PU (Processing Unit) 112 sets in an MMU 334 the correspondence relationship between the logical address space of the user process and the DMA address space.例文帳に追加

ＰＵ１１２上のＯＳは、ユーザプロセスの論理アドレス空間とＤＭＡアドレス空間との対応関係をＭＭＵ３３４設定する。 - 特許庁

Preferably, access is performed to MMU resources in a configuration register space which is separated from physical and logical address spaces and the MMU configuration register is embodied and easily becomes adaptable to version to be scaled in future.例文帳に追加

ＭＭＵリソースは、好ましくは、物理及び論理アドレス空間から分離した構成レジスタ空間においてアクセスされ、そしてそのようなＭＭＵ構成レジスタはより容易に将来のスケーリングされるバージョンに適合するように具体化される。 - 特許庁

An MMU resource is accessed desirably in a constitution register space separated from a physical and logical address space and then, such an MMU constitution register is materialized to be fitted easily to a version to be scaled in the future.例文帳に追加

ＭＭＵリソースは、好ましくは、物理及び論理アドレス空間から分離した構成レジスタ空間においてアクセスされ、そしてそのようなＭＭＵ構成レジスタはより容易に将来のスケーリングされるバージョンに適合するように具体化される。 - 特許庁

A memory management manager 110 performs memory management exception processing in exception and interruption of a memory management exception by using a program for controlling a MMU as hardware, and also performs allocation and removal of a real time OS logical space 101 under management of the MMU in input time of a memory reservation and release request 111 from a real time OS.例文帳に追加

メモリ管理マネージャ１１０は、ハードウェアであるＭＭＵを制御するプログラムで、メモリ管理例外の例外・割り込み時にメモリ管理例外処理を行い、また、リアルタイムＯＳからのメモリ確保・解放リクエスト１１１の入力時にＭＭＵ管理下でリアルタイムＯＳ論理空間１０１の割り付け・削除を行う。 - 特許庁

The difference data for updating the program are received and stored in a memory in a first operation mode where memory protection by an MMU is operated, and the operation mode is switched to a second operation mode where memory protection by the MMU is not operated, and the stored difference data are acquired so that the program can be updated by using the difference data.例文帳に追加

ＭＭＵによるメモリ保護が行われる第１動作モードにおいてプログラム更新用の差分データを受信してメモリに格納した後に、動作モードを、ＭＭＵによるメモリ保護が行われない第２動作モードに切り替えて、格納しておいた差分データを取得し、これを用いてプログラムの更新を行うことに想到した。 - 特許庁

The debug function-incorporated microcomputer, which has in a microcomputer chip 10 an MMU (memory management unit) 4 for converting a logical address to a physical address and a DBG (debug unit) 3 with a bus tracing function and a bus breaking function, has a setting register 32 for switching on or off the conversion function of the MMU 4.例文帳に追加

マイクロコンピュータチップ１０内部に、論理アドレスから物理アドレスへの変換を行うＭＭＵ（メモリマネージメントユニット）４と、バストレース機能やバスブレーク機能を有するＤＢＧ（デバックユニット）３とを有するデバック機能内蔵型マイクロコンピュータにおいて、ＭＭＵ４の変換機能のオン、オフを切り替える設定レジスタ３２を設ける。 - 特許庁

This microprocessor is provided with an MMU 3 performing conversion from a virtual address to a physical address and an LSU 4 controlling the execution of a load/store instruction.例文帳に追加

本発明に係るマイクロプロセッサは、仮想アドレスから物理アドレスへの変換を行うＭＭＵ３と、ロード／ストア命令の実行を制御するＬＳＵ４とを備える。 - 特許庁

When the user process instructs to access the DMA address space by specifying a logical address, the MMU 334 translates the logical address into a physical address of the DMA address space.例文帳に追加

ユーザプロセスから、論理アドレスの指定によりＤＭＡアドレス空間へのアクセスを指示されたときには、ＭＭＵ３３４は論理アドレスをＤＭＡアドレス空間の物理アドレスに変換する。 - 特許庁

Every time a timer 421 measures a prescribed time interval, the final transmission destination and the transmission destination information to be stored in each address of the table 41 are updated by referring to the bitmap 422 and the work area of an MMU 44.例文帳に追加

タイマ４２１が所定時間間隔を計測する度に、ビットマップ４２２とＭＭＵ４４のワークエリアとを参照して、ハードウェアテーブル４１の各アドレスに記憶する最終送信先と送出先情報とを更新する。 - 特許庁

A layer division control section 7 outputs a read control signal CS2 to generate an output bit stream divided into a plurality of layers to the MMU 3.例文帳に追加

レイヤー分割制御部７は、ＭＭＵ３に対して、複数のレイヤーに分割した出力ビットストリームを生成させる読出制御信号ＣＳ２を出力する。 - 特許庁

In a memory management device 100, memory management of the real time OS is managed by a general-purpose OS by making a memory available under management of the general-purpose OS managed on the MMU, and scheduling is managed by the real time OS.例文帳に追加

このメモリ管理装置１００はリアルタイムＯＳのメモリ管理を、ＭＭＵで管理されている汎用ＯＳの管理下のメモリを利用可能にすることで、汎用ＯＳが管理し、スケジューリングはリアルタイムＯＳが管理する。 - 特許庁

To provide a method for updating a program incorporated in a terminal, whose memory capacity is limited and on which an MMU-adaptable OS is mounted, by using difference data received by a communication means, and to provide the program, device and terminal therefor.例文帳に追加

メモリ容量に制限があり、ＭＭＵ対応のＯＳを搭載した端末装置に内蔵されているプログラムを、通信手段によって受信した差分データを用いて更新するための方法、プログラムおよび端末装置を提供する。 - 特許庁

To provide an access device for reducing the time for loading a program or the like on a main storage device managed by an OS using an MMU (memory management unit) and reducing data backup time.例文帳に追加

ＭＭＵを使用するＯＳにより管理される主記憶装置へのプログラム等のロード時間の短縮と、データのバックアップ時間の短縮が可能なアクセス装置を提供する。 - 特許庁

Permission/prohibition of access to each processing unit 301 is set using a control function according to a type of exclusive control assigned from an exclusive control part 306 by an MMU 302.例文帳に追加

ＭＭＵ３０２によって、排他制御部３０６から割り当てられる排他制御の種類に応じた制御関数を用いて各処理単位３０１のアクセスの許可／禁止を設定する。 - 特許庁

The mask M is provided with mask side alignment marks MMU and MML and marks (a first mark IM) 40a-40f, 41a and 41b by which the image-formation characteristic of the projection optical system is detected.例文帳に追加

マスクＭには、マスク側位置合わせマークＭＭＵ，ＭＭＬ、投影光学系の結像特性を検出するマーク（第１マークＩＭ）４０ａ〜４０ｆ，４１ａ，４１ｂが設けられている。 - 特許庁

The MMU 107 releases pages where the image data used for display on the LCD 202 is stored, out of pages where the image data is stored in the work memory 108, to prepare for storage of new image data.例文帳に追加

また、ＭＭＵ１０７は、ワークメモリ１０８において画像データを記憶しているページのうちＬＣＤ２０２での表示に使用された画像データを記憶するページを新たな画像データの記憶に備えて解放する。 - 特許庁

When the carry signal is outputted, a MMU(memory management unit) 6 reads, from the address counter 2, the upper part of the logical addresses to translate it into an upper part of the physical addresses.例文帳に追加

桁上げ信号が出力されたとき、ＭＭＵ６は、アドレスカウンタ２から論理アドレスの上位部を読み込み、物理アドレスの上位部に変換する。 - 特許庁

MMU 110 is provided by a system where it is easily scaled in order to be adaptable to development in the microprocessor 100 of the succeeding generation.例文帳に追加

ＭＭＵ１１０は、そのＭＭＵが後の世代のプロセッサ１００の発展に適合するようにより用意にスケーリングされ得るような方式で提供される。 - 特許庁

The conversion part 12 is provided with an arithmetic part 21 for converting the first address into the second address, a prediction part 22 for calculating the predicted value, and an initialization part 23 for controlling the MMU 13.例文帳に追加

変換部１２は、第1のアドレスを第2のアドレスに変換する演算部２１、予測値を演算する予測部２２、およびＭＭＵ１３を制御する初期化部２３を有する。 - 特許庁

If access to the inspection object memory area occurs, the MMU 3 generates an access exception, and a trace processing part 10 records collected trace information to the trace data area 12 corresponding to the inspection object memory area where the access exception is generated.例文帳に追加

検査対象メモリ領域に対するアクセスが発生すると，ＭＭＵ３によりアクセス例外が発生し，トレース処理部１０において，アクセス例外が発生した検査対象メモリ領域に対応するトレースデータ域１２に，採取したトレース情報を記録する。 - 特許庁

A RAM 14 stores page table information indicating a page table and abnormality detection information added to the page table information for detecting the presence/absence of an abnormality in translation of the virtual address and the physical address by the MMU 20.例文帳に追加

そして、ＲＡＭ１４には、ページテーブルを示すページテーブル情報、及びページテーブル情報に付加され、ＭＭＵ２０による仮想アドレスと物理アドレスとの変換の異常の有無を検出するための異常検出情報が記憶されている。 - 特許庁

In the code amount control apparatus 1, an MMU 3 temporarily stores an input bit stream including compression encoded data subjected to compression encoding by the JPEG 2000 system into a storage device 2, reads data OD from the storage device 2 according to control signals CS1, CS2 and outputs the data to a multiplexer section 5.例文帳に追加

符号量制御装置１において、ＭＭＵ３は、ＪＰＥＧ２０００方式で圧縮符号化された圧縮符号化データを含む入力ビットストリームを記憶装置２に一時記憶し、制御信号ＣＳ１，ＣＳ２に従って記憶装置２からデータＯＤを読み出して多重化部５に出力する。 - 特許庁