「DCC」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A PLL part 31 converts non-synchronous sampling data supplied from an AGC/DCC part 4 to synchronous sampling data conforming to algorithm corresponding to PR(1, -1) or PR(1, 0, -1).例文帳に追加

PLL部３１は、PR(1，-1)またはPR(1,0,-1)に対応するアルゴリズムに従って、AGC/DCC部４から供給される非同期サンプリングデータを同期サンプリングデータに変換する。 - 特許庁

Connectors ECC, DCC are mounted on a backboard 7 provided on a parallel power supply system to plug in power supply circuits 1-6 and electronic circuit 8, and the terminals of the connectors DCC, ECC are connected each other respectively through the wiring HP.例文帳に追加

並列電源システムに設けられたバックボード７には、電源回路１〜６、電子回路８をそれぞれプラグイン実装するコネクタＥＣＣ，ＤＣＣが設けられている。 - 特許庁

A luminance signal DYc and a color difference signal DCc for one line are written in memories 321 and 341 and signals Dyc and DCc for a succeeding line are written in memories 322 and 342.例文帳に追加

１ライン分の輝度信号ＤＹcと色差信号ＤＣcをラインメモリ３２１，３４１に書き込み、次の１ライン分の信号ＤＹc，ＤＣcをメモリ３２２，３４２に書き込む。 - 特許庁

Designed to be a replacement for the original analog (compact) cassette, DCC incorporates the best elements of the Digital Audio Tape (DAT) format and the compact cassette. 例文帳に追加

元のアナログ(コンパクト)カセットの代替えとして設計されたので,DCC(ディジタル・コンパクト・カセット)は,ディジタル・オーディオ・テープ(DAT)フォーマットとコンパクト・カセットの最も優れた要素を組み込んでいる． - コンピューター用語辞典

The data DCa to DCc outputted from the processor 112 are asynchronously written into respective frame memories 104a to 104c and data DCa' to DCc' are synchronously read out from respective memories 104a to 104c.例文帳に追加

プロセッサ１１２からのデータＤＣａ〜ＤＣｃを夫々フレームメモリ１０４ａ〜１０４ｃに非同期で書き込むと共に、夫々よりデータＤＣａ′〜ＤＣｃ′を同期して読み出す。 - 特許庁

And in a period in which a digital to current conversion (DCC) circuit DC for transmitting the signal to the pixel circuit does not perform storing operation, a dummy DCC circuit DCd which has the same configuration as the DCC circuit and which outputs no signal is provided and the reference current Istd is always made to flow through either the DCC circuit DC or DCd.例文帳に追加

そして、画素回路に信号を送信するデジタル／電流変換（ＤＣＣ）回路ＤＣが記憶動作をしない期間において、ＤＣＣ回路と同等の構成を持った信号を出力しないダミーＤＣＣ回路ＤＣｄを設け、基準電流Ｉｓｔｄを常時、ＤＣＣ回路ＤＣ・ＤＣｄのいずれか１つに流す。 - 特許庁

The data DCa' to DCc' are successively extracted by a switch 105 for each fixed frame to obtain transmission data VD11.例文帳に追加

データＤＣａ′〜ＤＣｃ′を一定フレーム毎にスイッチ１０５で順次取り出し、伝送用データＶＤ11を得る。 - 特許庁

However, the condensation agent used herein excludes dicyclohexylcarbodiimide(DCC), an alkylpyridium salt and a phosphoric ester derivative.例文帳に追加

ただし、ここでいう縮合剤は、ジシクロヘキシルカルボジイミド（ＤＣＣ）、アルキルピリジニウム塩、リン酸エステル誘導体を除く。 - 特許庁

To provide a network for an optical transmitter that can prevent DCC communication from being unavailable during remote access.例文帳に追加

リモートアクセス中にＤＣＣ通信ができなくなるのを防止可能な光伝送装置ネットワークを提供する。 - 特許庁

Thus, data are written to the pixel circuit with the DCC circuits DC1-DCj provided one for each data line.例文帳に追加

これにより、ＤＣＣ回路ＤＣ１〜ＤＣｊがデータライン１本当たりに１個で画素回路にデータ書き込みできる。 - 特許庁

Since the data DCa' to DCc' are synchronous, there is no disturbance of synchronizing in the data VD11 at the time of switching of the switch 105.例文帳に追加

データＤＣａ′〜ＤＣｃ′は同期しているので、スイッチ１０５の切り換え時に、データＶＤ11に同期の乱れは生じない。 - 特許庁

Since the DCC circuit adjusts the falling edge of the clock cycle to achieve a desired duty cycle, the DCC may be incorporated into existing PLL control loops that adjust the rising edge of a clock signal without interfering with the operation of such PLL control loops.例文帳に追加

ＤＣＣ回路は、望ましいデューティ・サイクルを達成するためにクロック・サイクルの立ち下がりを調節するので、クロック信号の立ち上がりを調節する既存のＰＬＬ制御ループへ、その動作に干渉することなく組み込むことができる。 - 特許庁

To provide a duty cycle correction (DCC) circuit that adjusts a falling edge of a clock signal to achieve a desired duty cycle.例文帳に追加

クロック信号の立ち下がりを調節して望ましいデューティ・サイクルを達成するデューティ・サイクル補正（ＤＣＣ）回路を提供する。 - 特許庁

When the ACC block and the DCC block are provided together in this manner, the DCC block compensates for red, green, and blue data using mutually different correction values, and thus a response speed difference between red, green and blue sub-pixels can be removed.例文帳に追加

このように、ＡＣＣブロックとＤＣＣブロックが共に具備される場合、ＤＣＣブロックは、レッド、グリーン及びブルーデータの各々を互いに異なる補正値を用いて補償することによって、レッド、グリーン及びブルーサブピクセル間の応答速度偏差を除去することができる。 - 特許庁

Accordingly, it is possible to significantly lower the complexity of an image encoder/decoder system and exactly meet a picture-based CBR required by LCD DCC devices/systems.例文帳に追加

これにより、画像エンコーダ／デコーダシステムの複雑度を画期的に下げ、ＬＣＤ ＤＣＣ装置で要求するピクチャー単位のＣＢＲを正確に合せうる。 - 特許庁

To provide a delay locked loop device, capable of a duty cycle compensation (DCC), in which problems in the operation of a delay locked loop are solved by resetting the delay locked loop if a phase difference between rising and falling clocks of DCC is over specific delay, in response to a change in a power supply voltage, after locking.例文帳に追加

ＤＣＣを可能とする遅延固定ループにおいて、ロックの後、電源電圧値の変化に応じ、ＤＣＣの立ち上がりクロック及び立ち下がりクロックの位相差が特定遅延以上となるとき、遅延固定ループをリセットするようにし、遅延固定ループの動作上の問題を解決する遅延固定ループ装置を提供を課題とする。 - 特許庁

Accordingly, it is possible to significantly lower the complexity of an image encoder/decoder system, and exactly meet a picture-based CBR suitable for a LCD DCC device or the like.例文帳に追加

これにより、映像エンコーダ／デコーダシステムの複雑度を画期的に低め、ＬＣＤ ＤＣＣ装置などで要求するピクチャー単位のＣＢＲを正確に合わせることができる。 - 特許庁

The DC/AC prediction section 51 is equipped with predictors DCA, DCB, DCC for the DC prediction, predictors ACA, ACC for the AC prediction and a memory for storing MQ, intra flag.例文帳に追加

DC/AC予測部５１は、ＤＣ予測のためのプリディクタＤＣＡ,ＤＣＢ,ＤＣＣと、ＡＣ予測のためのプリディクタＡＣＡ,ＡＣＣと、MQ,intra flagを記憶するメモリを備えている。 - 特許庁

Receiving signal processing parts 21-1 to 21-n obtain signals DCd-1 to DCc-n having video signals DV-1 to DV-n, audio signals DA-1 to DA-n and program information.例文帳に追加

受信信号処理部２１-1〜２１-nは、映像信号ＤＶ-1〜ＤＶ-nと音声信号ＤＡ-1〜ＤＡ-nと番組情報を有した信号ＤＣd-1〜ＤＣc-nを得る。 - 特許庁

The system is equipped with a DCC signal transmitting part which encapsulates the MAC frames to be transmitted to the partner in the HDLC frames and outputs them to each of the plurality of OH addition/termination part.例文帳に追加

相手へ送るＭＡＣフレームをＨＤＬＣフレームにカプセル化し，それを複数の各ＯＨ付加・終端部へ出力するＤＣＣ信号送信部を備えるよう構成する。 - 特許庁

An input interface circuit 10 is provided with a P-type MOS transistor P15 connected to the gate terminals of P-type MOS transistors P11 and P12 in a differential comparator circuit DCC.例文帳に追加

入力インターフェース回路１０は、差動比較回路ＤＣＣのＰ型のＭＯＳトランジスタＰ１１及びＰ１２のゲート端子に接続する、Ｐ型のＭＯＳトランジスタＰ１５を備えている。 - 特許庁

An apparatus for heat treating the substrate comprises a DCC processing unit 13 for curing a coating liquid coating a wafer W, capable of forming two treating chambers of a high-temperature heating chamber 23 and a temperature-lowering chamber 24.例文帳に追加

ウェハＷ上に塗布された塗布液を硬化させるためのＤＣＣ処理ユニット１３を高温加熱室２３と降温室２４の２つの処理室が形成できるように構成する。 - 特許庁

In the case of reading the signal Dyc twice, the signal DCc is read once from the memories 322, 342, coefficients KC1, KC2 are multiplied with the signal and the products are summed to generate a color difference signal DCd.例文帳に追加

信号ＤＹcを２回読み出す際に、メモリ３２２，３４２から信号ＤＣcを１回読み出し、係数ＫＣ1，ＫＣ2を乗算したのち加算して色差信号ＤＣdを生成する。 - 特許庁

To provide a liquid crystal display device which resolves the problem that defective display is caused by incorporating an ACC block for color characteristic compensation and a DCC block for response speed compensation together.例文帳に追加

色特性補償のためのＡＣＣブロックと応答速度補償のためのＤＣＣブロックが一緒に組み込み、この時、発生する表示不良の問題を解決した液晶表示装置を提供する。 - 特許庁

Since data VDa' to VDc' are different from data obtained by switching a plurality of video signals and the processor 112 continuously conducts processing, there is no omission in compressed video data DCa to DCc.例文帳に追加

データＶＤａ′〜ＶＤｃ′の夫々は複数のビデオ信号を切り換えて得たものでなく、圧縮プロセッサ１１２では処理が連続的に行われ、圧縮ビデオデータＤＣａ〜ＤＣｃに欠落は生じない。 - 特許庁

The command analysis section 4 invalidates LCT commands that make DCC communication with the optical line unavailable in the case of the LCT commands by remote access on the basis of the information above and gives other commands to a unit control section 5.例文帳に追加

コマンド解析部４はこれらの情報を基に、リモートアクセスによるＬＣＴコマンドの場合、この光ラインとのＤＣＣ通信ができなくなるようなコマンドを無効とし、それ以外のコマンドを装置制御部５に送出する。 - 特許庁

An accurate color capture (ACC) block which performs gamma correction on red, green and blue data on the basis of preset gamma correction values and outputs corrected red, green and blue data may precede or follow the DCC block.例文帳に追加

予め設定された補正ガンマ値に基づいてレッド、グリーン及びブルーデータをガンマ補正し、補正されたレッド、グリーン及びブルーデータを出力するＡＣＣブロックは、ＤＣＣブロックに先行または後行することができる。 - 特許庁

This polyimide precursor has high molding workability and is obtained by introducing a polyamic acid solution into a solution containing dicyclohexyl carbodiimide(DCC) as a dehydration-condensing agent; wherein the polyamic acid solution is provided by reacting a diamine with an acid dianhydride.例文帳に追加

ジアミンと酸二無水物との反応からなるポリアミド酸溶液を、脱水縮合剤であるジシクロヘキシルカルボジイミド（ＤＣＣ）を含有する溶剤中に導入することで成型加工性の高いポリイミド前駆体を得る。 - 特許庁

To provide a method for simply, easily and efficiently producing a high purity aromatic-substituted chlorinated hydrocarbon such as p-dicumyl chloride abbreviated by p-DCC (1,4-bis(α-chloroisopropyl)benzene) which can be used as a cation polymerization initiator.例文帳に追加

カチオン重合の開始剤と成り得る高純度のクミルクロライド（１，４−ビス（α−クロル−イソプロピル）ベンゼン、ｐ−ＤＣＣ）などの芳香族置換塩素化炭化水素を簡便な方法で効率よく得る製造方法を提供すること。 - 特許庁

Upon detecting this signal, the SYNC pattern selection section 34 switches a changeover switch 33 so as to output the SYNC code of a 14T mark-4T space pattern from an SYNC code generating section 32 to a DCC section 35.例文帳に追加

ＳＹＮＣパターン選択部３４は、この信号を検出するとＳＹＮＣコード生成部３２から１４Ｔマーク−４ＴスペースパターンのＳＹＮＣコードがＤＣＣ部３５に出力されるように切り替えスイッチ３３を切り替える。 - 特許庁

The converter waveform control section 13, using the selected DC voltage command values V^*dcc, V^*dch, DC voltage Vdc and three-phase currents Iu1, Iv1, Iw1, obtains the on/off timing of IGBT modules 311 to 316 to control the converter waveforms with the timing.例文帳に追加

コンバータ波形制御部１３は、選択された直流電圧指令値Ｖ^＊ｄｃｃ，Ｖ^＊ｄｃｈ、直流電圧Ｖｄｃ及び３相電流Ｉｕ１，Ｉｖ１，Ｉｗ１を用いて、ＩＧＢＴモジュール３１１〜３１６のオン／オフのタイミングを求め、そのタイミングで制御する。 - 特許庁

The clock duty cycle correction device 331 receives an external clock CLK and generates duty cycle control signals dcc, dccb whose duty cycle error is proportional to that of the external CLK but has a different ratio from that of the external CLK and generates an internal clock signal PCLK resulting from correcting the duty cycle of the external CLK.例文帳に追加

外部ＣＬＫが入力され、そのデューティサイクルエラーに各々比例するが、比率の異なるデューティサイクル制御信号ｄｃｃ，ｄｃｃｂと外部クロック信号のデューティサイクルが補正された内部クロック信号ＰＣＬＫとを発生する。 - 特許庁

The DC voltage command value selection section 11 selects one of the DC voltage command values, V^*dcc and V^*dch which are stored in the DC voltage command value storage section 12, based only on the cooling/heating command S^* for switching cooling and heating.例文帳に追加

直流電圧指令値選択部１１は、冷房と暖房とを切り替える冷暖指令Ｓ^＊のみに基づいて、直流電圧指令値記憶部１２に記憶された前記直流電圧指令値Ｖ^＊ｄｃｃ，Ｖ^＊ｄｃｈの一を選択する。 - 特許庁

When an ambient temperature signal T is included in a set temperature section, the timing control section of a liquid crystal display device extracts compensation data Gc from an LUT for gray compensation for the temperature section etc., saved in a memory 220 to perform a series of DCC processes.例文帳に追加

液晶表示装置のタイミング制御部は、周辺温度信号Ｔが設定された温度区間に含まれる場合、メモリ２２０に保存された当該温度区間等の階調補償用ＬＵＴから補償データＧｃを抽出して一連のＤＣＣ処理を行う。 - 特許庁

When a look-ahead method is selected by the DCC switching signal, the DCV register 7 retains the DSV value inputted from a DSV comparing circuit 9 as the DSV integrated value regardless of the pause of the specific unit such as the section or the ECC block.例文帳に追加

ＤＣＣ切換信号により、ルック・アヘッド方式が選択されている場合は、セクタやＥＣＣブロックなどの特定単位の区切りに関係なく、ＤＳＶレジスタ７はＤＳＶ比較回路９から入力されたＤＳＶ値を、ＤＳＶ積算値として保持する。 - 特許庁

In the display device, a temperature sensor senses a peripheral temperature of the display device, and a timing controller includes a dynamic capacitance capture (DCC) block which converts green data, red data, and blue data into green compensation data, red compensation data, and blue compensation data, respectively, on the basis of the temperature sensed by the temperature sensor.例文帳に追加

表示装置において、温度センサは、表示装置の周辺温度をセンシングし、タイミングコントローラはセンシングされた温度に基づいてグリーンデータ、レッドデータ及びブルーデータをグリーン補償データ、レッド補償データ及びブルー補償データに各々変換するＤＣＣブロックを具備する。 - 特許庁

Wiring 66A having the grounding potential is inserted between reference current wiring 65 for supplying a reference current to functional blocks (one-bit DCC circuit areas 63) and gradation digital data wiring 68 and storage timing signal wiring 64, in positions where they vertically cross.例文帳に追加

さらに、機能ブロック（１ビットＤＣＣ回路領域６３）に基準電流を供給する基準電流配線６５と、諧調デジタルデータ配線６８および記憶タイミング信号配線６４とが、上下にクロスする箇所では、それらの間に、接地電位の配線６６Ａが挿入されている。 - 特許庁

By successively resetting the output values of the DCC circuits DC1-DCj in every select scan period in which the signal of non light emission is transmitted to the data lines S1-Sj, the reset of the output value and the output of the image data signal can be successively carried out within one frame period.例文帳に追加

データラインＳ１〜Ｓｊに非発光の信号が送信される選択走査期間の度にＤＣＣ回路ＤＣ１〜ＤＣｊの出力値を順次再設定することで、１フレーム期間で出力値の再設定と画像データ信号を出力する動作とを連続で行えるようにする。 - 特許庁

The ROM data are processed by RLL(2, 7) modulation similarly to prepit addresses of RAM data and dcc of 6-channel bits is inserted for its each unit; and frame sync (FS) of 48-channel bits is added at the head of a ROM recording frame and a postamble (PO) for adjusting frame length is added at the tail of the ROM recording frame.例文帳に追加

ＲＯＭデータは、ＲＡＭデータのプリピットアドレスと同様にＲＬＬ（２，７）変調され、その単位毎に６チャネルビットのｄｃｃが挿入され、ＲＯＭ記録フレームの先頭には４８チャネルビットのフレームシンク（ＦＳ）が付加され、ＲＯＭ記録フレームの最後にはフレーム長を調整するためにポストアンブル（ＰＯ）が付加される。 - 特許庁

In a smoothing circuit 5, flux in a first annular magnetic path B1, flux in a second annular magnetic path B2, flux formed by a current flowing through a choke coil 5Lc1, and flux formed by a current flowing through a choke coil 5Lc2 are mutually shared in common cores UCc and DCc.例文帳に追加

平滑回路５において、第１環状磁路Ｂ１における磁束と、第２環状磁路Ｂ２における磁束と、チョークコイル５Ｌｃ１を流れる電流によって形成される磁束と、チョークコイル５Ｌｃ２を流れる電流によって形成される磁束とが、共通磁芯ＵＣｃ，ＤＣｃの内部において互いに共有化されているようにする。 - 特許庁

The optical signal quality supervisory system is provided with coupler that selects a bit rate of a supervisory control optical signal to be power then a bit rate of a main signal light so as to branch the supervisory control optical signal into two and with a transmission line system that uses this coupler to supervise the main signal falsely thereby supervising SD, EXC, APS, DCC with a simple circuit configuration.例文帳に追加

監視制御用光信号のビットレートを主信号光のビットレートよりも低くするとともに、監視制御用光信号を２分岐するカプラと、このカプラを用いて擬似的に主信号を監視する為の伝送路系を設けることにより、簡単な回路構成でＳＤ、ＥＸＣ、ＡＰＳ、ＤＣＣの監視を行うことが出来る。 - 特許庁

DCC circuits DC1-DCj charge a capacitor Cs1 with a reference current Istd by a signal from a shift register 42, stores the current value and outputs the current of the stored current value to data lines S1-Sj via a switching element SW3 conducted by a digital image data signal (H) of a single line outputted from a line latch 44.例文帳に追加

ＤＣＣ回路ＤＣ１〜ＤＣｊは、シフトレジスタ４２からの信号により基準電流ＩｓｔｄでコンデンサＣｓ１を充電して、その電流値を記憶し、ラインラッチ４４から出力される１行分のデジタル画像データ信号（Ｈ）により導通したスイッチング素子ＳＷ３を介して記憶した電流値の電流をデータラインＳ１〜Ｓｊに出力する。 - 特許庁

In some examples, the DCC circuit may generate a pulse in response to a falling edge of an input clock signal, delay the pulse based on a control voltage, adjust the falling edge of the input clock signal based on the delayed pulse to produce an output clock signal, and adjust the control voltage based on the difference between a duty cycle of the output clock signal and a desired duty cycle.例文帳に追加

幾つかの例では、ＤＣＣ回路は、入力クロック信号の立ち下がりに応答してパルスを発生し、そのパルスを制御電圧に基づいて遅延し、遅延したパルスに基づいて入力クロック信号の立ち下がりを調節して出力クロック信号を生成し、出力クロック信号のデューティ・サイクルと望ましいデューティ・サイクルとの間の差に基づいて制御電圧を調節する。 - 特許庁

In the data recording/reproducing system composed of a main data recording/reproducing device for recording data inputted from the outside, reproducing the recorded data and outputting these data to the outside and at least one extended data recording/reproducing device connected to this main data recording/reproducing device, the exchange of control command information DCC and status information DSD SEND is performed by full-duplex communication.例文帳に追加

外部より入力されたデータを記録するとともに、記録されているデータを再生して外部に出力するための主データ記録／再生装置と、この主データ記録／再生装置に接続された少なくとも１つの拡張データ記録／再生装置とからなるデータ記録／再生システムにおいて、全２重通信により制御コマンド情報ＤＣＣとステータス情報ＤＳＤ ＳＥＮＤの授受を行う - 特許庁