data bus statusとは 意味・読み方・使い方

To realize communication equipment capable of dealing with field equipment having bus specification without any data status information as apparently the same data configuration as a data configuration at a distributed control system(DCS) side being a main system.例文帳に追加

データステータス情報を有しないバス規格のフィールド機器に関してもメインとなるＤＣＳ側のデータ形態と見かけ上同一のデータ形態として取り扱うことが可能な通信装置を実現する。 - 特許庁

To provide a data transfer device for preventing continuation of a status that the use of a bus by a device whose priority is relatively low is not permitted.例文帳に追加

優先度が比較的低いデバイスによるバスの使用が許可されない状態が継続することを防止することが可能なデータ転送装置を提供すること。 - 特許庁

In the data communication system where electronic devices interconnected via the data communication bus make data communication, when disconnection of a connected electronic device is detected (Yes in S502), before bus reset due to the disconnection is made, a status signal denoting the detection of the disconnection is transferred in a broadcast way (S503).例文帳に追加

データ通信バスを介して接続された電子機器間でデータ通信を行うデータ通信システムにおいて、接続された電子機器の接続解除を検知し（S502のYes）、接続解除によるバスリセットを行う前に、接続解除を検知したことを示すステータス信号をブロードキャスト転送する（S503）。 - 特許庁

In the above connection switching status, a program is stored in an operation region 33 of the data memory 32 so as to be executable instead of the content of the instruction memory 34, and after the execution of the program, the bus connection is returned to the original status.例文帳に追加

前記接続入替状態とした上で、データメモリ３２の作業領域３３にプログラムを格納し命令メモリ３４の内容に代えて実行可能とし、プログラムの実行後は、前記バス接続を元の状態に戻す。 - 特許庁

A bit for indicating the generation of a data parity error is formed in a control register 17, status of the parity error bit indicates the error, sequence number is written in an error status area of the control register 17, and the error is notified to a main board 5, when the data parity error is generated in a bus interface 14 in bus master thereof.例文帳に追加

コントロールレジスタ１７にデータパリティエラー発生を示すビットを形成し、バスインタフェース１４がバスマスタ時にデータパリティエラーが発生した場合には、コントロールレジスタ１７のパリティエラービットのステータスがエラーを示すとともに、シーケンス番号をコントロールレジスタ１７のエラーステータス領域に書き込むようにし、メインボード５に対してエラー通知するようにした。 - 特許庁

An RTOS is mounted on the CPU 8, and the CPU 8 performs event driven processing for tuning in the NIM 1 through the I2C bus 12 and also performs polling that monitors the status information of the NIM 1 through the address/data bus 11.例文帳に追加

ＣＰＵ８はＲＴＯＳを搭載し、ＮＩＭ１における選局のためのイベントドリブン処理を、Ｉ２Ｃバス１２を介して実行すると共に、ＮＩＭのステータス情報を監視するポーリング処理を、アドレス／データバス１１を介して実行する。 - 特許庁

Since the data amounts of the buffer memory (FM1) fall below first predetermined quantity until the data amounts exceed second predetermined quantity which is larger than first predetermined quantity, the data transfer circuit (16) performs data transfer from the memory (22) to the buffer memory (FM1) in a status that the bus (24) is occupied.例文帳に追加

バッファメモリ（ＦＭ１）のデータ量が第１所定量を下回ってから第１所定量より大きい第２所定量を上回るまでの間、データ転送回路（１６）は、バス（２４）を占有した状態でメモリ（２２）からバッファメモリ（ＦＭ１）へのデータ転送を実施する。 - 特許庁

To provide a data transfer method and the like properly determining a bus to be used for data transfer in accordance with a use status of a plurality of devices when the plurality of devices are connected to a host device.例文帳に追加

ホスト装置に複数のデバイスが接続されている場合に、それらのデバイスの使用状況に応じてデータ転送に用いるバスを適切に決定することができるデータ転送方法等を提供すること - 特許庁