I/O memory addressとは 意味・読み方・使い方

On the other hand, when an extension device priority mode for assigning the I/O device to the memory address space of the CPU 111 by giving the I/O device priority over the main memory 116 is specified, the system BIOS assigns the main memory 116 to the standard memory address space 201 so that usable memory size is restricted to memory size of the standard memory address space 201.例文帳に追加

一方、ＣＰＵ１１１のメモリアドレス空間にＩ／Ｏデバイスを主メモリ１１６よりも優先して割り当てる拡張デバイス優先モードが指定された場合、システムＢＩＯＳは、使用可能なメモリサイズが標準メモリアドレス空間２０１のメモリサイズに制限されるように標準メモリアドレス空間２０１に主メモリ１１６を割り当てる。 - 特許庁

A SDRAM 10 has a timing controller 1, a row address decoder 2, a column address decoder 3, a memory cell array 4, a read/write controller 5, I/O buffers 60, 690, 6180, 6270, and I/O terminals 70, 790, 7180, 7270.例文帳に追加

ＳＤＲＡＭ１０は，タイミングコントローラ１，ロウアドレスデコーダ２，カラムアドレスデコーダ３，メモリセルアレイ４，リード／ライトコントローラ５，Ｉ／Ｏバッファ６_０，６_９０，６_１８０，６_２７０，およびＩ／Ｏ端子７_０，７_９０，７_１８０，７_２７０を有する。 - 特許庁

A second address generating section 404 generates an address in response to memory access request signal from a hard disc I/F section even during stoppage of I/O memory access signal.例文帳に追加

入出力メモリアクセス信号が停止されている間もハードディスクＩ／Ｆ部からのメモリアクセス要求信号に従い、第２のアドレス発生部４０４はアドレスを発生する。 - 特許庁

An address selection circuit selects a static type memory cell in the memory array and a signal transmission path between the memory array and the data I/O circuit.例文帳に追加

アドレス選択回路は、上記メモリアレイにおける上記スタティック型メモリセルの選択及び上記メモリアレイと上記データ入出力回路との間の信号伝達経路の選択を行う。 - 特許庁

A microcomputer 30 containing a flash memory includes: the CPU 1; the flash memory 2; the memory (RAM)3; an I/O 4; an address decoder 5; an instruction cycle detecting part 6; a counter 7; a register 8 and a comparator 9.例文帳に追加

フラッシュメモリ内蔵マイクロコンピュータ３０には、ＣＰＵ１、フラッシュメモリ２、メモリ（ＲＡＭ）３、Ｉ／Ｏ４、アドレスデコーダ５、命令サイクル検出部６、カウンタ７、レジスタ８、及び比較器９が設けられる。 - 特許庁

The data written into the line memory 3 are read, according to the order of address generated by an address generation circuit 4 at timing generated by an I/O timing signal generating circuit 6.例文帳に追加

ラインメモリ３に書き込まれたデータは、入出力タイミング信号発生回路６で発生されたタイミングで、アドレス生成回路４で生成されたアドレスの順序に従って読み出される。 - 特許庁

To provide a system and a method for identifying address which enable identification of an address in a multibit memory for each I/O and efficient replacement with a spare.例文帳に追加

多ビットメモリにおけるアドレスをＩ／Ｏ毎に識別でき、スペアへの置き換えが効率的に行えるアドレス識別システム及びアドレス識別方法を提供することを目的とする。 - 特許庁

In this way, the codec 4 connected with a memory mapped I/O can output or fetch data by the reading signal CIOR or the writing signal CIOW without being address specified in a memory space.例文帳に追加

これによって、メモリマップトＩ／Ｏで接続されているコーデック４は、メモリ空間でアドレス指定されることなく、読出信号ＣＩＯＲまたは書込信号ＣＩＯＷでデータの出力または取り込みを行うことができる。 - 特許庁