![](https://dblp.org/img/logo.ua.320x120.png)
![](https://dblp.org/img/dropdown.dark.16x16.png)
![](https://dblp.org/img/peace.dark.16x16.png)
Остановите войну!
for scientists:
![search dblp search dblp](https://dblp.org/img/search.dark.16x16.png)
![search dblp](https://dblp.org/img/search.dark.16x16.png)
default search action
10. MBMV 2007: Erlangen, Germany
- Christian Haubelt, Jürgen Teich:
Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Erlangen, Germany, March 5-7, 2007. Berichte aus der Informatik, Shaker 2007, ISBN 978-3-8322-5956-3 - Rainer Dorsch, Jürgen Ruf:
Transaction Modeling and RTL Simulation Analysis. MBMV 2007: 1-8 - Stephan Kubisch, Harald Widiger, Ronald Hecht, Dirk Timmermann, Martin Siemroth:
Architektur einer flexiblen, wiederverwendbaren Testbench zur Verifikation paketverarbeitender Hardware in SystemC. MBMV 2007: 9-18 - Djones Lettnin, Pradeep Kumar Nalla, Jürgen Ruf, Roland J. Weiss, Axel G. Braun, Joachim Gerlach, Thomas Kropf, Wolfgang Rosenstiel:
Semiformal Verification of Temporal Properties in Embedded Software. MBMV 2007: 19-28 - Stefan Lämmermann, Jörg Behrend, Roland J. Weiss, Jürgen Ruf, Thomas Kropf, Wolfgang Rosenstiel:
UML/SysML-Systemanalyse zur Generierung von formalen Verifikationseigenschaften für verschiedene Abstraktionsebenen. MBMV 2007: 29-38 - Silvio Misera, André Sieber:
Hardwarenahe Fehlersimulation mit effektiven SystemC-Modellen. MBMV 2007: 39-48 - Axel G. Braun, Joachim Gerlach, Wolfgang Rosenstiel:
Eine SystemC-basierte Heuristik zur Performanzoptimierung datenflussorientierter Applikationen. MBMV 2007: 49-58 - Martin Streubühr, Carsten Riedel, Christian Haubelt, Jürgen Teich:
System Level Modeling and Performance Simulation for Dynamic Reconfigurable Computing Systems in SystemC. MBMV 2007: 59-68 - Daniel Jelkmann, Karsten Albers, Frank Slomka:
Improved Feasibility Tests for Asynchronous Real-Time Periodic Task Sets. MBMV 2007: 69-78 - Bernd Becker:
AVACS -- Automatic Verification and Analysis of Complex Systems. MBMV 2007: 79-80 - Görschwin Fey, Daniel Große, Stephan Eggersglüß, Robert Wille, Rolf Drechsler:
Formal Verification on the Word Level using SAT-like Proof Techniques. MBMV 2007: 81-90 - Evgeny Pavlenko, Markus Wedler, Dominik Stoffel, Wolfgang Kunz:
Arithmetic Constraints in SAT-based Property Checking. MBMV 2007: 91-100 - André Sülflow, Görschwin Fey, Rolf Drechsler:
Verbesserte SAT basierte Fehlerdiagnose durch Widerspruchanalyse. MBMV 2007: 101-110 - Katharina Weinberger, Slava Bulach, Wolfgang Rosenstiel:
Property Set Exhaustiveness Estimation Approach for BMC-based Formal Hardware Verification. MBMV 2007: 111-119 - Raffaella Gentilini, Klaus Schneider, Alexander Dreyer:
Combining Interval Arithmetic and Three-Valued Temporal Logics for the Verification of Analog Systems. MBMV 2007: 121-130 - Christoph Grimm, Rüdiger Schroll, Florian Brame, Klaus Waldschmidt:
Top-Down Design analog/digitaler Systeme mit SystemC-AMS. MBMV 2007: 131-140 - Oliver Piepenstock:
Enhanced VerilogA VCO Model for PLL Lock-in Simulations. MBMV 2007: 141-150 - Erik Markert, Sven Kühn, Jan Langer, Göran Herrmann, Ulrich Heinkel:
Ein SystemC-AMS nach VHDL-AMS Konverter. MBMV 2007: 151-160 - Reimund Klemm, Javier Prieto Sabugo, Hendrik Ahlendorf, Gerhard P. Fettweis:
Using LISATek for the Design of an ASIP Core including Floating Point Operations. MBMV 2007: 161-169 - Abdulhadi Shoufan, Ralf Laue, Sorin A. Huss:
Secure Multicast Rekeying: A Case Study for HW/SW-Codesign. MBMV 2007: 171-180 - Martin Radetzki:
Modellierung auf der Transaktionsebene unter Nutzung des Entwurfsmusters des aktiven Objekts. MBMV 2007: 181-190 - Claudia Blank:
Employment of Property Checking for Functional Hardware Verification in an Industrial Setting. MBMV 2007: 191-192 - Tobias Nopper, Christoph Scholl:
Counterexample Generation for Incomplete Designs. MBMV 2007: 193-202 - Ralf Wimmer, Marc Herbstritt, Bernd Becker:
Forwarding, Splitting, and Block Ordering to Optimize BDD-based Bisimulation Computation. MBMV 2007: 203-212 - Jens Schönherr:
Ein Schritt zur formalen Verifikation auf der Transaktionsebene. MBMV 2007: 213-222 - Martin Braun, Minh D. Nguyen, Hans Eveking, Martin Schickel, Wolfgang Kunz:
Methoden zur Verifikation von Kommunikationsstrukturen. MBMV 2007: 223-232 - Friedrich Mayer-Lindenberg:
A design language supporting mixed processor and FPGA systems. MBMV 2007: 233-242 - Philipp Reinkemeier, Kim Grüttner, Wolfgang Nebel:
Eine Fallstudie zur dynamischen Rekonfiguration von Hardware: "Pain or Gain?". MBMV 2007: 243-252 - Peter Zipf, Yang Qiao, Manfred Glesner:
Ein Beitrag zur automatischen Erzeugung dynamisch rekonfigurierbarer Hardwarestrukturen. MBMV 2007: 253-262 - Valerij Matrose:
Clusteringverfahren zur effektiven Nutzung der Logikressourcen hierarchischer FPGA-Architekturen. MBMV 2007: 263-272
![](https://dblp.org/img/cog.dark.24x24.png)
manage site settings
To protect your privacy, all features that rely on external API calls from your browser are turned off by default. You need to opt-in for them to become active. All settings here will be stored as cookies with your web browser. For more information see our F.A.Q.