Verilog是一種用拉描述、設計電子系統(特別是數字電路)个硬件描述語言,主要用拉集成電路設計,特別是超大規模集成電路个計算機輔助設計。Verilog是電氣電子工程師學會(IEEE)个1364號標準。