Логичка оптимизација — разлика између измена

Интерактиван преглед историје

← Старија измена

Садржај обрисан Садржај додат

ВизуелноВикитекст

Верзија на датум 3. децембар 2013. у 11:28 уреди Djordjes (разговор \| доприноси) Чекјузери, Администратори интерфејса, Администратори 95.585 измена мНема описа измене ← Старија измена		Тренутна верзија на датум 15. јануар 2024. у 14:36 уреди поништи FelixBot (разговор \| доприноси) Ботови 1.606.247 измена м нормативна контрола
(Није приказано 11 међуизмена 7 корисника)
Ред 1: '''Логичка оптимизација''', део [[Логичка синтеза\|логичке синтезе]], је процес налажења еквивалентне репрезентације одређених тј, задатих [[~~Логичко~~логичка ~~коло~~капија\|логичких кола]] под једним или више задатих услова. Генерално, коло је условњено самом, минимално задатом, величином [[~~Чип\|чипа~~чип]]а као и унапред прецизираним кашњењем.▼ ~~{{РАФ102013}}~~ ▲'''Логичка оптимизација''', део [[Логичка синтеза\|логичке синтезе]], је процес налажења еквивалентне репрезентације одређених тј, задатих [[Логичко коло\|логичких кола]] под једним или више задатих услова. Генерално, коло је условњено самом, минимално задатом, величином [[Чип\|чипа]] као и унапред прецизираним кашњењем. == Увод == Са појавом [[Логичка синтеза\|логичке синтезе]], један од највећих изазова пред -{''EDA''}- индистријом је била да пронађе најбољу -{''netlist''}- репрезентацију датог описа дизајна. -{''Netlist''}- представња стандард за описивање повезаности у електронском дизајну. -{''EDA''}- поставља стандарде у индустрији аутомизације електронског дизајна. Док је логичка оптимизација другог степена постојала као форма [[Квајн–Макласкијев алгоритам\|Квајн–Макласкијевог алгоритма]], у даљем развоју добијено је [[~~Еспресо истраживачки логички умањивач\|~~Еспресо истраживачки логички умањивач]], убрзан напредак на густини чипа, и широко прихватање [[Хардверски описни језик\|хардверског описног језика (HDL)]] за опис кола, сто је довело до формализовања домена логичке оптимизације какав постоји данас. Логичка оптимизација је данас подељена у разне категорије базиране на ова два критеријума: Линија 30 ⟶ 29: : <math>F_2 = A'B + A'C + A'E.\,</math> ~~Горе наведеној~~Горенаведеној репрезентацији другог нивоа је потребно шест израза и 24 танзистора у -{CMOS}- репрезентацији. Функционална репрезентација вишег нивоа би била: Линија 37 ⟶ 36: : -{''F''<sub>2</sub> = ''A<nowiki>'</nowiki>P'' + ''A<nowiki>'</nowiki>E''.}- Док је број нивоа овде 3, укупан број израза и литерала се смањује због дељења израза -{B + C}-. Слично томе можемо разликовати између [[Секвенциална логика\|секвенциалних]] и [[~~Комбинаторика~~комбинаторна математика\|комбинованих кола]], чије понашање се може описати у облику таблица стања. == Види још == * [[~~Минимизација~~Минимализација кола]] * [[~~Диаграм~~Дијаграм бинарне одлуке]] == Литература == * -{''{cite book\|author=by Giovanni De Micheli.\|title=Synthesis and Optimization of Digital Circuits~~'',~~ by\|location= ~~Giovanni De Micheli, ISBN~~\|publisher= \|year=\|isbn=978-0-07-016333-2.1\|pages=}}}- {{нормативна контрола}} [[Категорија:Електронско инжињерство]]