Cours Electronique

Cours d’introduction aux blocs analogiques
[email protected]
créé le 23.12.90, version du 29.2.99, imprimé 17/11/2010

Table des matières
Table des matières.......................................................................................2
1. Introduction................................................................................................5
1.1. Le cours.........................................................................................5
1.2. La conception de circuits intégrés.................................................5
1.3. Les paramètres petits signaux...................................................... 6
2. Les éléments disponibles en technologie CMOS..................................... 8

2.1. Éléments actifs en technologie CMOS......................................... 8
2.1.1. Les transistors MOS............................................................................................ 8
2.1.2. Définitions............................................................................................................ 9
2.1.3. Equations définissant le comportement du transistor MOS............................... 9
2.1.4. Le transistor bipolaire........................................................................................ 13
2.1.5. Définitions.......................................................................................................... 13
2.1.6. Equations décrivant le comportement du transistor bipolaire..........................14
2.2. Elements passifs en technologie MOS....................................... 15
2.2.1. Les résistances................................................................................................. 15
2.2.2. Les capacités.................................................................................................... 15
2.3. Eléments parasites......................................................................16
3. Les bases des blocs fonctionnels........................................................... 18

3.1. Introduction..................................................................................18
3.2. Miroirs de courant........................................................................18
3.2.1. Miroir à deux MOS............................................................................................ 18
3.2.2. Miroir fournissant plusieurs copies du courant d'entrée................................... 19
3.2.3. Miroir amplifiant le courant................................................................................ 20
3.2.4. Miroir réduisant le courant................................................................................ 20
3.2.5. Miroir effectuant l'addition de plusieurs courants............................................. 21
3.2.6. Miroir effectuant une soustraction..................................................................... 21
3.2.7. Miroir effectuant une valeur absolue................................................................ 21
3.2.8. Miroirs à deux bipolaires................................................................................... 22
3.2.9. Miroirs bipolaires améliorés.............................................................................. 22
3.2.10. Miroir BiCMOS................................................................................................ 23
3.3. Paire différentielle........................................................................24
3.3.1. Principe de la paire différentielle....................................................................... 24
3.3.2. Linéarisation de la paire différentielle............................................................... 25
3.4. Charges....................................................................................... 26
3.4.1. La résistance..................................................................................................... 27
3.4.2. Le MOS connecté en diode.............................................................................. 27
3.4.3. Le MOS connecté en source de courant.......................................................... 27
3.4.4. Le MOS en source de courant cascodée......................................................... 27
3.4.5. Bande passante de la charge........................................................................... 28
4. Les blocs fonctionnels.............................................................................30

4.1. Les principaux blocs fonctionnels analogiques...........................30
4.2. Amplificateurs à un étage............................................................30
4.2.1. Amplificateurs à entrée unique......................................................................... 30
4.2.2. Buffer................................................................................................................. 34
4.2.3. Amplificateur pseudodifférentiel........................................................................ 35
4.2.4. Amplificateur différentiel.................................................................................... 35
4.3. OTA (Operational Transconductance Amplifier) simple.............37
4.4. OTA avec cascodes.................................................................... 39
4.5. Comparateurs..............................................................................40
4.6. Sources de courant..................................................................... 42
4.7. Sources de tension......................................................................43
4.8. Oscillateurs..................................................................................44
5. Autres notions fondamentales................................................................ 46

5.1. Capacités commutées.................................................................46
5.2. Circuits BiCMOS......................................................................... 48
5.3. MOS <-> bipolaire....................................................................... 49
5.4. Layout analogiques..................................................................... 51
6. Exercices.................................................................................................56
6.1. Exercices concernant les éléments............................................ 56
6.2. Exercices concernant les miroirs de courant.............................. 56
6.3. Exercices concernant les paires différentielles........................... 57
6.4. Exercices concernant les charges.............................................. 58
6.5. Exercices concernant les OTAs simples.....................................58
7. Laboratoires............................................................................................ 60
7.1. Paramètres petits et grand signaux du transistor MOS..............60
7.1.1. Objectif de l'expérience..................................................................................... 60
7.1.2. Déroulement de l'expérience............................................................................ 60
7.2. Contruction et mesure de buffers................................................60
7.3. Construction et mesure d'OTAs simples.....................................62
7.4. Construction et mesure d'un oscillateur...................................... 63
8. Tables......................................................................................................64
8.1. Constantes.................................................................................. 64
8.2. Formulaire................................................................................... 66
8.3. Les grandeurs et leurs symboles................................................ 67
8.4. Exemples de paramètres technologiques...................................69
9. Plan du cours:......................................................................................... 72
1. Introduction
1.1. Le cours
Ce cours concerne les blocs de bases de l'électronique intégrée analogique.

Il contient les notions nécessaires à comprendre l'architecture de blocs
fonctionnels simples et à dimensionner des éléments étant données des
contraintes raisonnables.
Le cours est composé de trois parties:
• la théorie dans laquelle sont données les définitions, les explications

concernant le comportement des blocs fonctionnels et les règles de
conception,
• les exercices qui permettent de revoir la matière et de vérifier que sa

compréhension est correcte
• les laboratoires qui confrontent la théorie avec la réalité des mesures.
L'étudiant est supposé avoir une connaissance générale de l'électronique

analogique et digitale avant le début du cours. Ces connaissances seront
révisées et exprimées dans le language habituel des concepteurs de circuit
intégrés.
Après avoir suivi ce cours, l'étudiant devrait pouvoir s'intégrer rapidement

dans une équipe de conception de circuit intégré en tant que technicien de
support, en particulier dans la phase de dessin des géométries du circuit
intégré (layout), de mesure et de test. Les connaissances qu'il aquiert ici lui
permettent de dialoguer avec les ingénieurs de développement, de mieux
comprendre les implications des choix qui se font lors de cette phase de la
conception et ainsi d'améliorer la qualité globale du circuit intégré.
1.2. La conception de circuits intégrés
Le but de la conception de circuits intégrés est de transformer les contraintes

et spécifications du circuit en une liste d'éléments, avec leurs dimensions et
propriétés, qui définissent le circuit intégré.
cours PDF/chevy007 page 5

schémas
spécifications
plan
Figure: La conception est la fabrication des schémas et du plan du circuit

intégré à partir de sa spécification.
1.3. Les paramètres petits signaux
Dans les circuits analogiques, les composants n'utilisent généralement pas

toute leur plage de fonctionnement, mais qu'une petite partie de celle-ci. On
dit alors qu'on évolue autour d'un point de travail. On va exprimer le
comportement du dispositif en paramètres petits signaux qui dépendent du
point de travail. Il s'agit en fait d'une approximation linéaire du comportement
réel du dispositif.
I [µA]
I(V)
i(v)
G
g
V [V]
Figure: Paramètres petits signaux. La pente G donne le rapport entre le
courant et la tension au point de travail, alors que la pente g donne
le rapport entre l'évolution du courant et l'évolution de la tension
aurtour du point de travail

I [µA]
temps
V [V]
temps
Figure: Signal transformé par un transistor, usage des paramètres

petits signaux.

2. Les éléments disponibles en technologie CMOS
2.1. Éléments actifs en technologie CMOS
Les éléments actifs disponibles en technologie CMOS sont les transistors

MOS et des transistors bipolaires (souvent dits parasites).
2.1.1. Les transistors MOS
Les transistors MOS sont réalisés dans la surface du circuit intégré. Ils sont
composés de deux diffusions conductrices (drain et source) séparées par un
espace dont la conductivité est controlée par une grille (couche de
polysilicium déposée sur une couche très mince d'oxyde), le canal du
transistor se formant dans le caisson situé sous la grille. Les transistors sont
isolés les uns des autres par des diodes.
Dans les technologies CMOS courantes existent deux types de transistors

MOS: les MOS à canal n et les MOS à canal p, aussi appelé MOS n et MOS
p. Les MOS à canal n ont des drains et sources dopés par un matériau ayant
un excès de charges négatives (électrons), les MOS à canal p ont des drains
et sources dopés par un matériaux ayant un excès de charges positives
(trous). L'espace séparant les drains et sources est très légèrement dopé en
polarité inverse formant donc deux diodes opposées lorsqu'il n'est pas
polarisé. La polarisation de la grille permet d'inverser localement la
polarisation de l'espace séparant drain et source et de créer ainsi un canal
conducteur.
V+ D G S V- D G S
n+ p+ p+ n+ n+
n-
Figure: Les transistors MOS dans une technologie intégrée

2.1.2. Définitions
drain D source S
grille G caisson B grille G caisson B
source S drain D
Figure: Symbole des transistors MOS n et p.
Les tensions mesurées sur les bornes du transistor MOS sont nommées:
VGS: tension entre la grille et la source du transistor
VDS: tension entre le drain et la source du transistor
VD: tension entre le drain et le caisson du transistor
VG: tension entre la grille et le caisson du transistor
VS: tension entre la source et le caisson du transistor
Ces tensions sont en principe utilisées avec leur signe. Néanmoins, lorsqu'il
n'y a pas d'ambiguité, on a tendance à n'indiquer que la valeur absolue des
tensions et paramètres des transistors.
Comme le transistor MOS habituel est symétrique, le drain n'est pas

différenciable de la source. Par commodité, on appelle généralement drain le
côté d'un canal n au potentiel le plus élevé, et le côté d'un canal p au
potentiel le plus faible, les charges s'écoulant donc de la source vers le drain.
Si on ne le mentionne pas autrement, on considère positif un courant qui

entre dans un composant (comme le courant de drain d'un transistor n ou le
courant de source d'un transistor p).
2.1.3. Equations définissant le comportement du transistor MOS.
On peut partager le fonctionnement du transistor MOS en plusieurs modes,

selon le mécanisme qui prédomine au contrôle du courant de drain par la
tension de grille.
• Mode de forte inversion saturée: comportement quadratique
• Mode linéaire: comportement linéaire
• Mode de faible inversion saturée: comportement exponentiel

Transistor MOS VG − V T
VDS > , VG > V T
à canal n n
β
ID =
2n
(VG − VT − nVS )
2
VG − V T
VDS < , VG > V T
n
β
ID = (V − VT − nVS )VDS
2n G
VDS > 4UT , VG < V T
V G −V T −V S
nUT UT
ID = Isat ⋅e ⋅e
Transistor MOS − VG − VT
− VDS > , − VG > VT
à canal p n
β
−ID =
2n
(−VG − V T + nVS )
2
− VG − VT
− VDS < , − VG > VT
n
β
−ID =
2n
(−VG − V T + nVS )(−VDS )
− VDS > 4UT , − VG < VT
−V G −V T VS
nUT UT
−ID = Isat ⋅e ⋅e
Tableau: Equations décrivant le comportement des transistors MOS
Même en saturation, il reste une influence de VDS sur ID. Par simplification,
on exprime généralement celle-ci par une tension VEARLY qui dépend
linéairement de la longueur du transistor. On exprime alors la différence de
courant de la manière suivante:
 VDS 
∆ID = ID   où VEARLY = Vearly ⋅L
 VEARLY 
Ce calcul n'est qu'une approximation très grossière et doit être affiné par
simulation.

Paramètre Formule Remarques
Longueur du W
transistor
MOS
Largeur du L
transistor
MOS
Epaisseur de T ox
l'oxyde de
grille
Potentiel kT 26 mV à 300 K
UT =
thermique q
Capacité ε ⋅ εo Il s'agit d'une capacité surfacique
Cox =
d'oxyde T ox
Coéfficient I Forte inversion si Ki>>1, faible
Ki = D
d'inversion Isat inversion si Ki<<1
Courant de Isat = β ⋅ 2n ⋅U2T Détermine le passage de la faible à la
saturation forte inversion
Beta 0 ou β o = µ ⋅Cox Gain d'un transistor carré
Beta carré
Beta W Appelé aussi gain du transistor
β = µ ⋅Cox ⋅
L
Coefficient de CD CD dépend de VS. On prend souvent
n = 1+
faible Cox n=1.5 comme règle de conception
inversion
Tableau: Equations décrivant les paramètres des transistors MOS
Le mode de fonctionnement du transistor MOS dépend de sa polarisation. On

peut définir ses caractéristiques en saturation à l'aide d'un double graphe.

linéaire saturé
comportement
en saturation Id
Idsat
VG >VT
VG = V T forte inversion
faible inversion
Vg VT Vd
Figure: Double graphe décrivant les caractéristiques d'un transistor MOS

pour VS nul.
Id go
gm
Vg Vd
Figure: Paramètres petits signaux du MOS avec source au substrat.
Dans le cas du transistor MOS, les paramètres petits signaux s'expriment

facilement en fonction du courant de drain du transistor.
Définition MOS faible MOS forte MOS linéaire

inversion inversion
gm ∂ID I ID β ⋅ VDS
= D = =
∂VG nUT nUT Ki n
gms ∂ID I ID = β ⋅ VDS
= D =
∂VB UT UT Ki
go ∂ID ID ID = β ⋅ (VGS − VT )
= =
∂VD VEARLY VEARLY
Tableau: Paramètres petits signaux des transistors MOS

2.1.4. Le transistor bipolaire
Le transistor bipolaire a un comportement différent du transistor MOS. Dans

ce cours nous n'aborderons que son régime dit linéaire. Les différence
principales par rapport au transistor MOS sont l'absence d'effet de substrat
(c'est un composant à 3 connexions), la présence du courant de base et une
fonction de transfert exponentielle.
La dénomination des régimes n'est pas la même que pour le

transistor MOS.
C B E
V-
n+ p- n+
n-
n+
Figure: Un transistor bipolaire intégré
2.1.5. Définitions
collecteur C émetteur E
base B base B
émetteur E collecteur C
Figure: Symboles des transistors bipolaires npn et pnp
Les tensions mesurées sur les bornes du transistor bipolaire sont nommées:
VCE: tension entre le collecteur et l'émetteur du transistor
VBE: tension entre la base et l'émetteur du transistor

2.1.6. Equations décrivant le comportement du transistor bipolaire
Les caractéristiques courants-tensions du transistor bipolaire ressemble à

celui du transistor MOS, mais il n'a que 3 ports (base, émetteur et collecteur)
et ses courbes idéales sont plus simples.
Transistor V BE
VT
bipolaire IC = IS ⋅ e
npn
Transistor −V BE
VT
bipolaire −IC = IS ⋅ e
pnp
Tableau: Equations décrivant le comportement des transistors bipolaires
Le mode de fonctionnement du transistor bipolaire dépend de sa polarisation.

On peut définir ses caractéristiques en saturation à l'aide d'un double graphe.
Iclin Ic
Vbe Vce
Figure: Double graphe décrivant le comportement d'un transistor bipolaire
Définition bipolaire
linéaire
gb ∂IC I
= C
∂VB VT
ge ∂IC I
= C
∂VE VT
go ∂IC IC
=
∂VC VEARLY
Tableau: Paramètres petits signaux des transistors bipolaires

2.2. Elements passifs en technologie MOS
Les principaux éléments passifs en technologie MOS sont les résistances et

les capacités. Certaines technologies disposent également de diodes
flottantes qui peuvent être utilisées pour faire des redresseurs ou des
résistances de forte valeur.
2.2.1. Les résistances
Il y a plusieurs types de résistances en technologies CMOS:
• les résistances en polysilicium utilisent les mêmes couches que les

grilles des transistors (CP), elles sont généralement peu résistives.
Certaines technologie disposent de couches polysilicium faiblement
dopées qui permettent d'avoir des résistances de plus forte valeur
• les résistances en diffusion n ou p utilisent les mêmes couches que les

sources et drains des transistors (DN et DP)
• les résistances en caisson utilisent la même couche que le caisson du

transistor (CW).
La résistivité d'une couche est exprimée en résistance par carré. La valeur

réelle d'une résistance est sa résistivité multipliée par sa longuer, divisée par
sa largeur.
2.2.2. Les capacités
Les capacités sont de trois types principaux: les capacités situées entre les
couches conductrices, les capacités de grille et les capacités de jonction.
• les capacités situées entre les conducteurs ont une valeur surfacique
relativement faible. Leur valeur est indépendante de la température et
de la tension appliquée. Leur appariement est généralement très précis
• les capacités de grille ont une valeur surfacique supérieure aux

capacités interconducteurs. Cette valeur change peu avec la
température et la tension appliquée. Dans les fichiers technologiques,
elle est généralement nommée COX
• les capacitées de jonction ont une valeur surfacique très dépendante de

la tension appliquée

2.3. Eléments parasites
V+ D G S V-
n+ p+ p+
n-
Figure: Les éléments parasites du transistor MOS
A chaque jonction est associée une diode et une capacité de jonction. Ces
capacités limitent la fréquence maximale de fonctionnement du circuit intégré
et sont un important facteur de la consommation de courant des circuits haute
fréquence digitaux et analogiques.
L'influence des éléments parasites dépend fortement du schéma.

Habituellement, les éléments dominants sont la capacité grille-caisson, la
capacité de recouvrement grille-drain et la capacité de jonction drain-caisson.
Cdw
Cgd
D
G B
Cwb
S Csw
Cgs
Cgw
Figure: Les éléments parasites du transistor MOS
Le transistor bipolaire a moins d'éléments parasites. Ses éléments parasites

dominants sont les résistances de base et de collecteur, ainsi que la capacité
base-collecteur.

C B E V-
n+ n+
p-
n-
n+
Figure: Les éléments parasite du transistor bipolaire
Cbc Ccs
Cbe
Figure: Les éléments parasites du transistor bipolaire

3. Les bases des blocs fonctionnels
3.1. Introduction
Les bases des blocs fonctionnels sont des assemblages de quelques

éléments pour réaliser des parties de circuits fonctionnels. On verra dans ce
chapitre, en particulier, des miroirs de courant variés, des paires
différentielles et différents types de charges.
Les miroirs de courant réalisent des des fonctions simples ayant en entrée et
en sortie des courants, les paires différentielles transforment des différences
de tensions en différences de courants et les charges transforment des
courants en tension.
3.2. Miroirs de courant
Les miroirs de courant permettent de copier des courants. Ils permettent

également de réaliser des fonction simples des courants, comme des
additions, des soustractions et des valeurs absolues.
Ils sont utilisés de manière extensive pour polariser les blocs fonctionnels
analogiques. Ils utilisent le principe de similitude.
Principe de similitude:
Deux dispositifs identiques mis dans des conditions

identiques se comportent de manière identique
3.2.1. Miroir à deux MOS
Le miroir de courant est l'élément de base utilisé pour la réplication, l'addition

et la soustraction. Il ne fonctionne qu'avec des courants unipolaires.

I1 I2
M1 M2
Figure: Miroir à 2 MOS
Polarisation des transistors:
β1
I1 =
2n1
(VGS1 − V T1)
2
β2
I2 =
2n2
(V GS2 − V T2 )
2
Conditions de fonctionnement:
I1 > 0
VGS2 − VT
VDS2 >
n
I2 = I1
3.2.2. Miroir fournissant plusieurs copies du courant d'entrée
I1 I2 I3
M1 M2 M3
Figure: Miroir fournissant deux copies du signal d'entrée
I2 = I1
I3 = I1

3.2.3. Miroir amplifiant le courant
I2
I1
M1 M2 M3
Figure: Miroir amplifiant le courant
I1 = ID1 = ID2 = ID3
I2 = ID2 + ID3 = 2 ⋅I1
Ici la multiplication de courant est réalisée par la mise en parallèle de

transistors à la sortie du miroir. On peut aussi utiliser les dimensions des
transistors pour parvenir au même résultat.
On économise de la surface avec des transistors de taille différente, mais on

perd de la précision car les effets de bord ne sont pas les mêmes à l'entrée et
à la sortie du miroir.
3.2.4. Miroir réduisant le courant
I2
I1
M1 M2 M3
Figure: Miroir réduisant le courant
ID1 = ID2 = ID3 = I2
I
I1 = ID1 + ID2 = 2 ⋅I2 donc I2 = 1
2

3.2.5. Miroir effectuant l'addition de plusieurs courants
I2
I1 I3
M1 M2 M3 M4
Figure: Miroir effectuant l'addition de plusieurs courants
ID1 = ID2 et ID3 = ID4
I2 = ID2 + ID3 donc I2 = I1 + I3
3.2.6. Miroir effectuant une soustraction
I1 I2 I3
M1 M2 M3 M4
Figure: Miroir effectuant une soustraction
I3 = I2 − I1 si I2 > I1
I3 = 0 si I1 ≤ I2
3.2.7. Miroir effectuant une valeur absolue
M1 M2 M3 M4 A M5 B M6
A B
I2 I3
I1
M7 M8 M9 M10 M11 M12 M13 M14
Figure: Miroir effectuant une valeur absolue

Les miroirs M1-M2-M5 et M3-M4-M6 distribuent les courants d'entrée dans les
soustracteurs M7-M8-M9-M10 et M11-M12-M13-M14. Les résultats des deux
soustractions sont sommés pour donner I3.
I3 = I2 − I1
Ce schéma permet d'avoir une sorte de norme de la différence de courant. Il

est utiliser pour polariser des amplificateurs adaptatifs dans lesquels le
courant de polarisation est augmenté lorsque la norme du signal augmente.
3.2.8. Miroirs à deux bipolaires
On peut utiliser les mêmes principes pour réaliser des miroirs avec des
transistors bipolaires.
I1 I2
Q1 Q2
Figure: Miroir à deux bipolaires
Dans le miroir bipolaire, il faut tenir compte du gain du transistor car une
partie du courant I1 part dans la base de Q2.
I  2
I2 = I1 − 2 1 = I1 1−
β  β
3.2.9. Miroirs bipolaires améliorés
On peut utiliser les transistors non seulement pour la fonction de copie du

miroir, mais également pour améliorer ses performances.

I1 I2
Q1 Q2
Q3 Q4
Figure: Miroir bipolaire amélioré I
Dans ce miroir, on s'arrange pour avoir deux fois la même fuite de courant:
une fois dans Q2 et une fois dans Q3, ainsi les deux fuites semblent
s'annuler. En fait il reste un résidu.
I  2
I2 = I1 + 2 12 = I1 1+ 2 
β  β 
V+
I1 I2
Q1 Q2
Figure: Miroir bipolaire amélioré II
Dans ce miroir, on utilise un transistor suplémentaire pour isoler la base de

Q2. On perd de la tension et la bande passante du miroir se détériore.
I  2
I2 = I1 + 2 12 = I1 1+ 2 
β  β 
3.2.10. Miroir BiCMOS
Certaines technologies permettent de méler transistors MOS et bipolaires. On

verra plus loin d'autres applications.

V+
I1 I2
Q1 Q2
Figure: Miroir BiCMOS
Dans ce cas, aucun courant ne relie I1 à la grille de Q2. Les remarques faites
ci-dessus concernant la tension nécessaire sur l'entrée et la bande passante
sont toujours valables.
I2 = I1
3.3. Paire différentielle
3.3.1. Principe de la paire différentielle
La paire différentielle est l'élément de base pour l'acquisition de tensions. Elle

est formée de deux transistors identiques de source et caisson commun,
connectés à une source de courant.
I1 I2
Vi+ Vi-
Ip
V-
Figure: Principe de la paire différentielle
Comme pour le miroir de courant, si les tensions Vi+ et Vi- sont identiques,
alors les courants I1 et I2 sont identiques.
Pour comprendre le fonctionnement de la paire différentielle, on regarde son

comportement autour de son point de travail. On utilise donc des
approximations petits signaux.

i1 i2
gm1(vi+ - v3) gm2(vi- -v3)
v3
ip
Figure: Principe de la paire différentielle en petits signaux
i1 + i2 = ip et i1 − i2 = gm (vi+ − vi− )
En principe, Ip ne varie pas durant la mesure, donc ip = 0.
g
i1 = −i2 = m (v i+ − vi− )
2
Figure: Fonction arctan similaire au comportement de la paire différentielle
3.3.2. Linéarisation de la paire différentielle
La linéarité de la paire différentielle est limitée par la variation du gain des

transistors avec le courant qui les traverse. Pour améliorer la linéarité de la
paire différentielle on peut la dégénérer à l'aide de résistances. Il faut que la
résistance soit plus grande que l'inverse de la conductance en petits signaux
pour que la variation de cette dernière n'influence plus le gain.

I1 I2
Vi+ Vi-
Re Re
Ip
V-
Figure: Paire différentielle dégénérée par des résistances
Les résistances limitent le gain de la paire différentielle et le gain résiduel

varie moins avec le courant. La linéarité est donc améliorée, au prix d'une
augmentation de la tension de commande.
En fait, le courant de polarisation est inutile dans les résistances. Il y a une

possibilité d'éviter cette chite de tension.
I1 I2
Vi+ Vi-
2Re
Ip/2 Ip/2
V- V-
Figure: Paire différentielle dégénérée par des résistances II
Si on met deux sources de courant de polarisation, et qu'on met les

résistances entre les deux sources, seule la différence de courant portant le
signal passera dans les résistances. Lea chute de tension est nettement
réduite.
3.4. Charges
La charge génère une tension à partir d'un courant.

3.4.1. La résistance
La résistance est une charge linéaire. Sa résistivité (en première

approximation) ne dépend pas de sa tension.
V
V=RI
R
I
I
3.4.2. Le MOS connecté en diode
Le transistor MOS connecté en diode est l'élément d'entrée des miroirs de

courant.
V
i=2 β Ut √I v
I=β/(2n) (Vgs-Vt) 2
I
I
3.4.3. Le MOS connecté en source de courant
Le MOS connecté en source de courant permet d'obtenir un grand gain sans

grande chute de tension et sur une petite surface.
V Vmax
i=go v
I=β/(2n) (Vgs-Vt) 2
I
I
3.4.4. Le MOS en source de courant cascodée
Le montage en cascode induit une contre-réaction qui augmente

considérablement l'impédance vue depuis le drain du transistor de cascode. Il
permet donc de réaliser des gains plus élevés que le montage en source de
courant simple.

0 go1
v1
gms v1 0 go2
I vo I
Si une variation de courant est imposée à la sortie, elle doit passer à travers
go2, puis go1. Lorsque ce courant traverse go1, il génère une tension sur v1
qui bloque le cascode par gms1, l'effet de go1 est donc amplifié par gms1.
g ⋅g
i = − o1 o2 vo
gms 2
3.4.5. Bande passante de la charge
La bande passante d'une charge RC vaut 1/(2πRC)
C
R
I
1/2šRC
La bande passante d'une charge résistive associée à une capacité est

inversement proportionnelle à son impédance, mais son gain qui lui est
associé est proportionnel à son impédance.
C C
R C
C
I
I I

g o 2 /2šgmC g m/2šC
g o /2šC
Un cascode diminue la bande passante et augmente le gain associé à une

charge, il maintient le produit gain * bande passante (GBW). (Pour des
système de premier ordre)
Dimensionnement à I donné:
I Isat
ZL > 1
nUT
n2 ⋅U2T
β ⋅ 2n ⋅U2T >
I⋅ Z2L
W n
=
L 2I⋅ ZL2 ⋅β o
Slew rate
I
S≈
C
Chute de tension
2n ⋅I
VGS = V T +
β

4. Les blocs fonctionnels
4.1. Les principaux blocs fonctionnels analogiques
Les blocs fonctionnels sont des assemblages d'éléments permettant de

réaliser une fonction. Les principaux blocs fonctionnels analogiques, qu'on
retrouve dans la plus grande partie des circuits intégrés, même digitaux, sont
les amplificateurs, les comparateurs, les sources et les oscillateurs.
4.2. Amplificateurs à un étage
Les amplificateurs à un étage sont formés d'un générateur de courant

commandé (ou d'un générateur de différence de courant) et d'une charge.
4.2.1. Amplificateurs à entrée unique
L'amplificateur à une résistance est utilisé pour faire de petits gains (1 - 10)
tout en maintenant une grande bande passante mais en perdant peu de
tension (moins d'un VT).
v o = − (gmR)vi
R
vo
vi
M
Figure: Amplificateur à une résistance
Les éléments parasite de l'amplificateur limitent sa bande passante

Rl
Vo
Cgd Cdw
Csw
Vi Cgs
Cwb
Cgw
Figure: Les éléments parasites de l'amplificateur à une résistance
ii Cgd vo
vi Cgs go gm vi Rl Cdw
Figure: Les éléments parasites de l'amplificateur à une résistance
LCK(grille): ii = (vi − vo )s CGD + vi s CGS
vo
LCK(drain): 0 = (vi − vo )s CGD − go vo − gm vi −
RL
s CGD − gm
v o = vi
=> 1
s CGD + go +
R L
=> v o ≈ − gm RL v i en basse fréquence
=> ii = vi (s CGD (1+ gm RL ) + s CGS )
L'amplificateur à transistor en diode est essentiellement utilisé comme entrée

de miroir de courant pour une charge active (voir dessous).

vo g
= − mn
vi gmp
Mp
vo
vi
Mn
Figure: Amplificateur à transistor en diode
vo gmn
=−
vi gon + gop
Mp
vo
vi
Mn
Figure: Amplificateur à transistor en source de courant
vo gmn + gmp
=−
vi gon + gop
Mp
vo
vi
Mn
Figure: Inverseur

vo
=1
vi vi
M2
vo Ip
M1 M3
Figure: Amplificateur suiveur à gain unitaire
vo g
= m <1
vi M2 v i gms
vo Ip
M1 M3
Figure: Amplificateur suiveur
vo − gm1
=
v i  go1 + go2 go3 + go4 
+
M3  gms2 gms 4 
M4
vo
M2
vi
M1
Figure: Amplificateur à charge cascodée

M3
M4
vo
M2
vi M1 M5
Figure: Amplificateur à charge cascodée repliée
4.2.2. Buffer
Le buffer est constitué d'un transistor et d'une source de courant. Il sert à

isoler un noeud ou à transformer l'impédance du signal.
Figure: Le buffer et son schéma équivalent
Calcul de sa fonction de transfert:
g (v − v o )
v o = m −1 i
ZL + go
vo g
= −1 m
v i ZL + gm + go
vo 1
≈ 1−
vi gm ZL

I Isat
Saturation: gm =
nUT
4.2.3. Amplificateur pseudodifférentiel
L'amplificateur pseudo-différentiel est formé de deux transistors chargés de

générer un courant dépendant du signal, et d'un miroir actif qui propoage la
différence de courant vers la sortie. Il sert à comparer deux tensions (boucle
ouverte) ou à générer une tension identique à une tension de commande
(boucle fermée).
I1 I2
V+ V-
Figure: Amplificateur pseudo-différentiel en boucle ouverte
I1 I2
V+ V-
Figure: Amplificateur pseudo-différentiel en boucle fermée
La consommation de l'amplificateur pseudo-différentiel dépend fortement du

signal d'entrée.
4.2.4. Amplificateur différentiel
L'entrée d'un amplificateur différentiel est composée d'une paire différentielle.

La consommation de cet amplificateur ne dépend pas (en première
approximation) du signal d'entrée. On appèle amplificateur complètement
différentiel un amplificateur différentiel dont les sorties sont différentielles.

vo- vo+
vi+ vi-
Ip
Figure: Amplificateur complétement différentiel à faible gain
vo+
vo-
vi+ vi-
Ip
Figure: Amplificateur complétement différentiel à haut gain
vo+
vo-
vi+
vi-
Ip
Figure: Amplificateur complètement différentiel à gain unitaire

vo
vi-
Ip
Figure: Amplificateur différentiel à charge active
4.3. OTA (Operational Transconductance Amplifier) simple
1:N
M5 M3 M4 M6
vo
vi+ vi-
M1 M2
M7 M8
Ip Cl
1:N
Figure: L'OTA simple
L'OTA simple est constitué d'une paire différentielle et de trois miroirs de

courant. Son entrée et sa sortie sont à haute impédance. Ce circuit est utilisé
pour commander des réseaux de capacités. Il peut travailler à très faible
tension d'alimentation.
Ses fonctions sont semblables à celle de l'amplificateur différentiel à charge

active, mais le potentiel de son noeud de sortie peut varier quasiment d'une
alimentation à l'autre.

1:N
Ip/2
Ip/2
N * Ip/2
vi+ vi-
Ip
1:N
Figure: Les courants dans l'OTA simple au repos
La polarisation de l'OTA se fait par une source de courant. Ce courant est

réparti par la paire différentielle, puis copié dans les miroirs de courant. Si on
a pas de signal différentiel à l'entrée de l'OTA, le courant résultant à la sortie
de l'OTA est nul.
1:N
∆I N * ∆I
∆I
2N * ∆I
vi+ vi-
N * ∆I
1:N
Figure: Variations de courant dans l'OTA simple soumis à une différence

de tension d'entrée.
Si une tension différentielle est présente à l'entrée de l'OTA, alors la

différence de courant se propage jusqu'à sa sortie. C'est elle qui engendre un
signal de sortie.

4.4. OTA avec cascodes
vi+ vi-
vo
Ip
Figure: OTA avec cascode
L'OTA avec cascode a plus de gain en tension que l'OTA simple, mais le
même produit gain * bande passante. L'excursion de sa tension de sortie est
réduite.
vi+ vi-
vo
Ip/2 Ip
Figure: OTA à cascode replié
L'OTA à cascode replié est particulièrement rapide car un miroir de courant

est supprimé. La plage de tension d'entrée peut être étendue vers le haut.
On trouve les relations suivantes entre tension d'entrée et signal de sortie:

v − gm1 ⋅N
gain = o =
vi go6 + go8
g + go8
BW = o6
2π CL
v g N
GBW = o = m1
vi 2 π CL
Ip
SR = N
CL
4.5. Comparateurs
Le comparateur sert d'interface entre le monde analogique et le monde

digital.
Figure: Différents types de comparateurs
Figure: Comparateur réalisé par une chaine d'amplificateurs

1:M M:1
I11 I22
I12 I21
Vo- Vo+
I1 I2
Vi+ Vi-
Ip
Figure: Comparateur réalisé par contre-réaction positive dans un

amplificateur
Dans ce dernier comparateur, le courant qui traverse les deux miroirs crée
une contre-réaction positive. On peut calculer la différence de tension
nécessaire à l'entrée pour stopper cette contre-réaction (exemple en faible
inversion): il faut que la différence de courant due à la paire différentielle soit
supérieure à celle due aux miroirs.
I1 = M I2
V G1−V T
nUT
I1 = Isat e
V G2 −V T
nUT
I2 = Isat e
V G1−V G2
I1 nUT
= e =M
I2
=> VG1 − VG2 = nUT ln (M)

4.6. Sources de courant
Figure: Sources de courants simples
1:N
I2
I1
1:M
R
Figure: Référence de courant
Calcul des dimensions de la référence de courant
VG
I2 = N I1 VT
I1 = Is e
V G −I2 R
VT
I2 = M Is e
I2 R
I1 1 1
= e VT =
I2 M N

 1 
ln VT  N 
V  N M I2 = ln Remarque: V T ∝ T , R ∝ Tα
I1 = T R  M
R N
4.7. Sources de tension
V+ V+ V+
+
Ip R2 Q Vref
-
+ +
R Vref R1 Vref R
- -
V- V- V-
Figure: Sources de tension
V+
+
Q1 Q2
Vref
R1 V1
-
V2
R2 R3
Figure: Référence de tension

Voltage
Vbe1 + K ∆Vbe2
Vbe1
Vbe2
∆Vbe
Temperature
Figure: Principe de la référence de tension
4.8. Oscillateurs
Figure: Oscillateur en anneau
2 π gm
f≈
C

Figure: Oscillateur en anneau
2 π gm I Isat
, I ∝ (Vi − VT )
2
f≈ , gm =
C n UT
V+
R
S
V-
Figure: Oscillateur à relaxation

5. Autres notions fondamentales
5.1. Capacités commutées
A B
Figure: Base des capacités commutées
q = C(VA − VB )
I = f ⋅ q = f ⋅ C(V A − VB )
1
Requ =
R C
Vi
Vo
αC
Figure: Intégrateur en capacité commutées

C
Vi
αC Vo
Vi
αC Vo
Sr
C
Vi
αC Vo
Figure: Amplificateur en capacité commutées
α 1C Sr
V1- C
V1+
α 2C Vo
V2-
V2+
Figure: Additionneur en capacité commutées

Sr
C
Vi So
αC
Vo
Vref
Figure: Amplificateur avec auto-zéro en capacité commutées
Sr
C
Vi So
αC
Vo
Vref
Figure: Amplificateur avec auto-zéro en capacité commutées
5.2. Circuits BiCMOS
Ii Io
Figure: Miroir de courant BiCMOS

Figure: Amplificateur à deux étages BiCMOS
5.3. MOS <-> bipolaire
Certains schéma peuvent être réalisés aussi bien en technologie MOS que
bipolaire. On peut alors comparer les possibilités des deux types de
technologies. Dans la pratique, les facteurs de coûts sont si nettement à
l'avantage du CMOS que seules des contraintes très sévères de fréquence,
de bruit et de consommation peuvent encore faire choisir le bipolaire ou le
BiCMOS pour un nouveau design. C'est le cas pour certains produits utilisés
en télécommunication et certains processeurs très rapides.
vo
vi+ vi-
Ip
Figure: Amplificateur MOS
vo
vi+ vi-
Ip
Figure: Amplificateur bipolaire

Remarques
(+ = préféré)
Gain - + gm
plus élevé en bipolaire
go
Surface + - géométrie des transistors plus

maléables en MOS
Impédance + - impédance DC infinie en MOS

d’entrée
Bruit - + bruit 1/f important en MOS
GBW - + f T du bipolaire peut être très élevé
Tension d’offset - + tension de seuil du MOS n’est pas un

paramètre physique

5.4. Layout analogiques
Méthodologie:
1) Evaluation de la taille des blocs
2) Evaluation des noeuds sensibles
3) Placement des blocs en tenant compte du routage
4) Layout des blocs
5) Vérification des règles de layout et électriques
6) Placement et routage
7) Eventuellement compaction
8) Vérification des règles de layout et électriques
9) Back annotation et simulation globale
Figure: coupe d'un circuit CMOS

Figure: Un transitor MOS minimal
Figure: Un transistor MOS en U

Figure: Un transistor MOS en peigne
Figure: Un transistor MOS en serpentin

Figure: Miroir 1-8 apparié
Figure: Résistances appariées

Figure: Résistances appariées
Figure: Capacités appariée (ancienne méthode)

6. Exercices
6.1. Exercices concernant les éléments
Exercice 1:
Calculer les paramètres Cox et beta0 des technologies A, B et C.
Exercice 2:
Calculer le courant de drain pour des MOS n et p carrés en technologie A, B

et C avec une tension de grille de 3 V.
Exercice 3:
Calculer le courant de drain pour des MOS n et p carrés en technologie A, B

et C avec une tension de grille de 0.5 V.
Exercice 4:
Calculer les paramètres petits signaux d'un transistor n avec W/L=100 en

technologie A et C traversé par un courant de 10 nA.
Exercice 5:
Calculer les paramètres petits signaux d'un transistor n minimal en

technologie A et C traversé par un courant de 10 µA.
6.2. Exercices concernant les miroirs de courant
Exercice 6:
Calculer les dimensions des transistors pour avoir un miroir de courant n en

faible inversion (Ki < 0.1) en technologie B pour un courant de 1 µA.
Exercice 7:
Calculer les dimensions des transistors pour avoir un miroir de courant p en

forte inversion (Ki > 10) en technologie C pour un courant de 1 µA.

Exercice 8:
Calculer les dimensions des transistors pour avoir un miroir de courant p en

faible inversion (Ki < 0.1) en technologie C pour un courant de 1 µA.
Exercice 9:
Calculer l'impédance et la tension d'entrée ainsi que la tension de saturation

de sortie des miroirs des exercices 7 et 8.
Exercice 10:
On veut réaliser un miroir de courant qui recevant un courant de 100 nA

délivre 800 nA. Ce miroir doit être polarisé en forte inversion et on travaille
avec la technologie C. Dimensionner le miroir.
Exercice 11:
On veut copier 1 µA. La tension à l'entrée du miroir doit être inférieure à 1.5 V
et la tension à la sortie est de 500 mV. Quelles doivent être les dimensions
des transistors en technologie C pour que le miroir travaille en forte inversion
(Ki > 10) saturée ?
Exercice 12:
Calculer l'impédance et la tension d'entrée d'un miroir bipolaire en

technologie A (utiliser le bipolaire latéral) pour 1 µA.
Exercice 13:
Calculer la tension d'entrée nécessaire pour le miroir de l'exercice 12 si on lui

ajoute un transistor d'isolation MOS de dimensions minimales.
6.3. Exercices concernant les paires différentielles
Exercice 14:
Calculer le gain d'une paire différentielle en faible inversion polarisée à 100

nA.
Exercice 15:
Calculer la résistance nécessaire pour améliorer d'un facteur 10 la linéarité de

cette paire différentielle (Re = 10/gm) et la chute de tension qui en résulte si
la résistance est mise entre la source du MOS et la source de courant.

6.4. Exercices concernant les charges
Exercice 16:
Calculer la résistance équivalente au point de travail, la bande passante et la

chute de tensionsur les charges suivantes: a) une résistance, b) un transistor
MOSp en diode, c) un transistor MOSp en source de courant. Chacun en
parallèle avec une capacité de 2 pF, traversé par un courant de 10 uA, un
W/L de 10, en technologie C.
Exercice 17:
Pour comparaison, calculer Cgate et Cdrain.
Exercice 18:
Calculer le gain si la source de courant est un MOSn de dimension W/L=100

dans les cas A), B) et C). (L'entrée du signal est la grille du MOSn, la sortie
est le drain du MOSn).
Exercice 19:
Calculer le rapport gain * bande passante dans les cas A), B) et C).
6.5. Exercices concernant les OTAs simples
1:N
M5 M3 M4 M6
vo
vi+ vi-
M1 M2
M7 M8
Ip Cl
1:N
Pour les exercices suivants, Ip = 1 uA, la technologie est A, Cl vaut 500 fF.
Exercice 20:
Calculer W/L pour avoir M1 et M2 en faible inversion (Ki < 0.1).
Exercice 21:
Calculer W/L pour avoir M3 et M4 en forte inversion (Ki > 10').
Exercice 22:

Calculer W/L de M6 et M8 pour avoir un slew rate de 20 V/us.
Exercice 23:
Calculer gain, BW et GBW de l'OTA dimensionné.
Exercice 24:
Calculer la tension minimale de fonctionnement (Vdsat de la source Ip vaut

350 mV).
Exercice 25:
Calculer le courant total traversant l'OTA.

7. Laboratoires
7.1. Paramètres petits et grand signaux du transistor MOS
7.1.1. Objectif de l'expérience
L'objectif de cette expérience est de comprendre la signification des

paramètres petits et grands signaux du transistor MOS.
7.1.2. Déroulement de l'expérience
On mesure ID(VDS, VG, VS) d'un transistor MOS n et d'un transistor MOS p.
On en extraiera ensuite les paramètres grands signaux (VT, ß) et petits
signaux (gm, gms et go). La mesure sera faite pour VDS =[0, 8] V par pas de
0.25 V, VG =[0, 8] V par pas de 0.5 V et VS =[0, 2] V par pas de 0.5 V.
On commence par dessiner le schéma du circuit de mesure et préparer les

tableaux et graphes nécessaires. On monte (et on vérifie) le circuit de
mesure. Ensuite on effectue les mesures qu'on reporte au fur et à mesure sur
les tableaux.
7.2. Contruction et mesure de buffers
L'objectif de cette expérience est de comprendre le fonctionnement et les

limitations des buffers.
Toute l'expérience va se dérouler avec une tension d'alimentation de 5 V. Le

courant d'alimentation du buffer sera varié pour le faire passer de faible en
forte inversion.

Vin Vout
Figure: Inverseur
Vin Ibias
Vout
Figure: Inverseur suivi d'un buffer avec caisson au substrat
Vin Ibias
Vout
Figure: Inverseur suivi d'un buffer avec caisson à la source
On commence par monter et caractériser en fréquence un inverseur CMOS

travaillant en petits signaux autour de son point de gain maximal. Ensuite on

fait suivre l'inverseur d'un buffer avec caisson à l'alimentations minimale et on
refait la caractérisation. Enfin on fait suivre l'inverseur d'un buffer avec
caisson à la source et on refait la caractérisation.
7.3. Construction et mesure d'OTAs simples
L'objectif de cette expérience est de comprendre le fonctionnement et les

limitations des OTAs.
Toute l'expérience va se dérouler avec une tension d'alimentation nominale

de 5 V, à l'exception du test de la réjection des tensions d'alimentation. Le
courant d'alimentation de l'OTA sera varié pour faire passer la paire
différentielle de faible en forte inversion.
vo
vi+ vi-
Ip
Figure: L'OTA simple
On commence par monter et caractériser en fréquence l'OTA simple

travaillant en petits signaux autour de son point de gain maximal avec une
tension de mode commun de 3V, on observera en particulier le gain, la bande
passante et le produit gain * bande passante en fonction du courant de
polarisation. On mesurera également le slew rate positif et négatif ainsi que
les réjections d'alimentation et de mode commun. Ensuite on fait varier la
tension de mode commun de 1V à 5.5 V et on refait les caractérisations en
gain et bande passante.
On refait la même expérience avec un OTA cascodé (cascodes en série ou

repliées).

7.4. Construction et mesure d'un oscillateur
L'objectif de cette expérience est de comprendre le fonctionnement d'un

oscillateur.
Toute l'expérience va se dérouler avec une tension d'alimentation de 5 V.
V+
R
S
V-
Figure: Oscillateur à réaliser
L'oscillateur sera réalisé en plusieurs étapes. On commence par réaliser la

logique de contrôle qu'on teste. Ensuite on réalise l'intégrateur commandé.
Enfin on assemble le tout. On vise une fréquence de travail de 1 kHz.
On essaye ensuite, en variant la capacité et la résistance, d'obtenir les

fréquences d'oscillation les plus élevées et faibles possibles.

8. Tables
8.1. Constantes
Constantes physiques:

Constante Unité
ε0 8.85 10-12 F/m
k 1.38 10-23 J/K

q 1.602 10-19 C
Constantes du silicium à 300 K:

Constante Unité
ε (SiO2) 3.9
8.2. Formulaire
Transistor MOS VG − V T
VDS > , VG > V T
à canal n n
β
ID =
2n
(VG − VT − nVS )
2
VG − V T
VDS < , VG > V T
n
β
ID = (V − VT − nVS )VDS
2n G
VDS > 4UT , VG < V T
V G −V T −V S
nUT UT
ID = Isat ⋅e ⋅e
Transistor MOS − VG − VT
− VDS > , − VG > VT
à canal p n
β
−ID =
2n
(−VG − V T + nVS )
2
− VG − VT
− VDS < , − VG > VT
n
β
−ID =
2n
(−VG − V T + nVS )(−VDS )
− VDS > 4UT , − VG < VT
−V G −V T VS
nUT UT
−ID = Isat ⋅e ⋅e
Transistor V BE
VT
bipolaire npn IC = IS ⋅ e
Transistor −V BE
VT
bipolaire pnp −IC = IS ⋅ e
Tableau: Comportement des transistors

Dispositif Formule Remarques
MOS: kT 26 mV à 300 K
UT =
q
ε ⋅ εo
Cox =
T ox
I
Ki = D
Isat
Isat = β ⋅ 2n ⋅U2T
β o = µ ⋅Cox
W
β = µ ⋅Cox ⋅
L
C CD dépend de VS. On prend souvent
n = 1+ D
Cox n=1.5 comme règle de conception.
bipolaire: kT 26 mV à 300 K
VT =
q
Tableau: Paramètres grands signaux
MOS faible MOS forte MOS linéaire bipolaire

inversion inversion linéaire
gm , gb I ID β ⋅ VDS I
= D = = = C
nUT nUT Ki n VT
gms , ge I ID = β ⋅ VDS I
= D = = C
UT UT Ki VT
go ID ID = β ⋅ (VGS − VT ) IC
= = =
VEARLY VEARLY VEARLY
Tableau: Paramètres petits signaux
8.3. Les grandeurs et leurs symboles
Grandeur Nom Symbol Remarque

Distance mètre m
Tension volt V
Courant ampère A
Puissance watt W
Capacité farad F

Résistance ohm Ω utiliser Ohm si Ω pose
problème
Inductance/Self henry H
Conductance siemens S
Préfixes Nom Symbol Remarque
1012 tera T (rare)
109 giga G
106 méga M on utilise parfois MEG

(ancien)
103 kilo k
10-3 milli m
10-6 micro µ utiliser u si µ pose

problème
10-9 nano n
10-12 pico p
10-15 femto f
10-18 ato a (rare)
Exemples
12 pF = 12 picofarad = 12.10-12 farad
102 µA = 102 uA = 102 microampère = 102.10-6 ampère
3.4 GΩ = 3.4 GOhm = 3.4 gigaohm = 3.4.106 ohm
Anglais
En anglais, tera, giga et méga s’écrivent Tera, Giga et Mega.
Les grandeurs dérivées d’un nom propre prennent une majuscule (Volt,
Ampere, Watt, Farad, Ohm, Henry et Siemens).

8.4. Exemples de paramètres technologiques
Technologie A:

Paramètre MOS n MOS p Unité
VT 0.8 0.7 V
Tox 40 40 nm
mu 70 10-3 25 10-3 m2/Vs
Cox F/m2 = pF/µm2
beta0 (β0) µA/V2
Lmin 2 2 µm
Wmin 3 3 µm
Covl 5 5 fF/µm
Is bipolaire latéral 1.2 10-16 A
Is bipolaire verti. 1 10-17 A
beta bipolaire 25
R(CP) 30 Ω
R(DN) 25 Ω
R(DP) 100 Ω
R(CW) 4 kΩ

Vearly 5 8 V/µm
Technologie B:
VT 0.9 1.2 V
Tox 30 30 nm
mu 90 10-3 30 10-3 m2/Vs
Cox F/m2
beta0 µA/V2
Lmin 0.7 0.7 µm
Wmin 1 1 µm
Covl 5 5 fF/µm
R(CP) 25 Ω
R(DN) 25 Ω
R(DP) 90 Ω
R(CW) 3 kΩ
Vearly 10 15 V/µm
Technologie C:
VT 0.7 0.65 V
Tox 20 20 nm
mu 90 10-3 30 10-3 m2/Vs
Cox F/m2
beta0 µA/V2
Lmin 0.35 0.35 µm
Wmin 0.5 0.5 µm
Covl 5 5 fF/µm
R(CP) 25 Ω
R(DN) 20 Ω
R(DP) 150 Ω
R(CW) 2 kΩ
Vearly 10 15 V/µm

9. Plan du cours:
Introduction Miroirs de Miroirs de Paire diff Buffers

conventions courant I courant II
Lundi
Mesurer un MOS, contruire et mesurer un miroir
Mardi Eléments OTA I OTA II OTA III TE I

parasites
Mercredi Construire et mesurer des buffers
Correction Sources TE II
TE I
Jeudi
Construire et mesurer des OTA simples
Correction Oscillateurs Capacités Capacités Layout

TE II comm. I comm. II anal. I
Vendredi
Construire et mesurer un oscillateur
Figure: Plan du cours

Cours Electronique

Transféré par

Droits d'auteur :

Formats disponibles

Cours Electronique

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Cours Electronique

Transféré par

Droits d'auteur :

Formats disponibles

Cours d’introduction aux blocs analogiques

créé le 23.12.90, version du 29.2.99, imprimé 17/11/2010

Table des matières.......................................................................................2

2. Les éléments disponibles en technologie CMOS..................................... 8

3. Les bases des blocs fonctionnels........................................................... 18

4. Les blocs fonctionnels.............................................................................30

5. Autres notions fondamentales................................................................ 46

Ce cours concerne les blocs de bases de l'électronique intégrée analogique.

Le cours est composé de trois parties:

• la théorie dans laquelle sont données les définitions, les explications

• les exercices qui permettent de revoir la matière et de vérifier que sa

• les laboratoires qui confrontent la théorie avec la réalité des mesures.

L'étudiant est supposé avoir une connaissance générale de l'électronique

Après avoir suivi ce cours, l'étudiant devrait pouvoir s'intégrer rapidement

1.2. La conception de circuits intégrés

Le but de la conception de circuits intégrés est de transformer les contraintes

cours PDF/chevy007 page 5

Figure: La conception est la fabrication des schémas et du plan du circuit

1.3. Les paramètres petits signaux

Dans les circuits analogiques, les composants n'utilisent généralement pas

cours PDF/chevy007 page 6

Figure: Signal transformé par un transistor, usage des paramètres

cours PDF/chevy007 page 7

2.1. Éléments actifs en technologie CMOS

Les éléments actifs disponibles en technologie CMOS sont les transistors

2.1.1. Les transistors MOS

Dans les technologies CMOS courantes existent deux types de transistors

Figure: Les transistors MOS dans une technologie intégrée

cours PDF/chevy007 page 8

grille G caisson B grille G caisson B

Figure: Symbole des transistors MOS n et p.

VGS: tension entre la grille et la source du transistor

VDS: tension entre le drain et la source du transistor

VD: tension entre le drain et le caisson du transistor

VG: tension entre la grille et le caisson du transistor

VS: tension entre la source et le caisson du transistor

Comme le transistor MOS habituel est symétrique, le drain n'est pas

Si on ne le mentionne pas autrement, on considère positif un courant qui

2.1.3. Equations définissant le comportement du transistor MOS.

On peut partager le fonctionnement du transistor MOS en plusieurs modes,

• Mode de forte inversion saturée: comportement quadratique

• Mode linéaire: comportement linéaire

• Mode de faible inversion saturée: comportement exponentiel

cours PDF/chevy007 page 9

Tableau: Equations décrivant le comportement des transistors MOS

cours PDF/chevy007 page 10

Tableau: Equations décrivant les paramètres des transistors MOS

Le mode de fonctionnement du transistor MOS dépend de sa polarisation. On

cours PDF/chevy007 page 11

Figure: Double graphe décrivant les caractéristiques d'un transistor MOS

Figure: Paramètres petits signaux du MOS avec source au substrat.

Dans le cas du transistor MOS, les paramètres petits signaux s'expriment

Définition MOS faible MOS forte MOS linéaire

Tableau: Paramètres petits signaux des transistors MOS

cours PDF/chevy007 page 12

Le transistor bipolaire a un comportement différent du transistor MOS. Dans

La dénomination des régimes n'est pas la même que pour le

Figure: Un transistor bipolaire intégré

Figure: Symboles des transistors bipolaires npn et pnp