Diferencia entre revisiones de «Zilog Z380»
Apariencia
Contenido eliminado Contenido añadido
Ficha |
Ficha |
||
Línea 18: | Línea 18: | ||
|via1_1= 100 pin |
|via1_1= 100 pin |
||
|pack1= 100 pin |
|pack1= 100 pin |
||
|pack2= |
|pack2= QFP |
||
|sock1 = |
|sock1 = |
||
|sitio web = |
|sitio web = |
Revisión del 02:14 14 mar 2024
Zilog Z380 | ||
---|---|---|
Zilog Z382 | ||
Información | ||
Tipo | modelo de circuito integrado | |
Desarrollador | Zilog | |
Fabricante | ||
Fecha de lanzamiento | 2001 | |
Datos técnicos | ||
Frecuencia de reloj de CPU | 10MHz — 18MHz | |
Ancho en bits | 8 bits | |
Empaquetados | ||
| ||
Se conecta a | ||
Zócalo(s) |
| |
El Z380 es un procesador de 16-bit/32 bits de Zilog, presentado en 1994. Es compatible con el Z80, pero fue lanzado mucho más tarde que sus competidores (el Intel 80386 y el Motorola 68020) y por ello nunca pudo obtener un porcentaje del mercado significativo. Por otro lado, el nuevo y más rápido Zilog eZ80 ha tenido mucho más éxito (a 2005).
El procesador soporta procesamiento de 16 bits con una frecuencia de reloj de hasta 20 MHz.[1]
El Z380 es incompatible con la generación anterior de CPU de Zilog, el Z280. Debido a que el Z380 está basado en el Z180, es un diseño más simple y menos eficiente que el Z280, con muchas menos funciones:
- No posee segmentación de instrucciones (solo superposición de carga y ejecución)[2]
- No posee protección de memoria
- La MMU es mucho más simple
- Requiere como mínimo de 4 ciclos de reloj por cada instrucción[cita requerida], contra 1 o 2 del Z280.
- No posee caché en el propio chip
- Carece de interrupción de excepciones de entrada/salida
Referencias
- ↑ Eeiss, Ray (28 de abril de 1994). «Zilog extends Z80 to 16 bits, 32-bit addressing». EDN.
- ↑ «Z380 Microprocessor Product Specification» (pdf). San Jose, California: Zilog. July 2008. Consultado el 2 de abril de 2016. page 45
- «Z380 CPU Users Manual» (pdf). San Jose, California: Zilog. 5 de febrero de 2009. Consultado el 15 de julio de 2009.