Diferencia entre revisiones de «Intel Itanium»
Contenido eliminado Contenido añadido
Bot: eliminando enlaces según WP:ENLACESFECHAS |
|||
| (No se muestran 18 ediciones intermedias de 14 usuarios) | |||
Línea 1:
{{Ficha de
|
|
|pie
|
|descontinuación=Actualidad
|frecuencia mínima=733MHz
|frecuencia máxima=1.73GHz
|velocidad fsb mínima=300MHz
|velocidad fsb máxima=667MHz
| manuf1 = Intel
|
|
|
|
|
| core6 = Montvale
| core7 = Tukwila
|conn1=[[Zócalo de CPU|Zócalo(s)]]
▲| arch = Itanium
|via1_2=PAC418 (original Itanium)
▲| sock1 = PAC611
|
|número de núcleos=1, 2 o 4
}}
El '''Itanium''', también conocido por su nombre en código ''Merced'', fue el primer [[microprocesador]] de la [[Arquitectura de computadores|arquitectura]]
Este procesador se fabricaba utilizando un proceso de 180 [[nm]] y disponía de 32 [[Kilobyte|KB]] de [[memoria caché]] de primer nivel (16 para datos y 16 para instrucciones), 96 KB de caché de segundo nivel integrada en el núcleo y 2
▲El '''Itanium''', también conocido por su nombre en código ''Merced'', fue el primer [[microprocesador]] de la [[Arquitectura de computadores|arquitectura]] '''Intel Itanium''' (antes llamada [[IA64]], creada por [[Hewlett-Packard]] y desarrollada conjuntamente por HP e Intel) que [[Intel]] lanzó al mercado. Aunque su lanzamiento inicialmente se planeó para [[1998]], no se produjo hasta mayo de [[2001]].
▲Este procesador se fabricaba utilizando un proceso de 180 [[nm]] y disponía de 32 [[Kilobyte|KB]] de [[memoria caché]] de primer nivel (16 para datos y 16 para instrucciones), 96 KB de caché de segundo nivel integrada en el núcleo y 2 ó 4 MB de caché de tercer nivel exterior al núcleo. Estaba disponible en versiones a 733 u 800 [[MHz]].
La arquitectura del Itanium se diferencia drásticamente de las arquitecturas [[x86]] y [[x86-64]] usadas en otros procesadores de Intel. La arquitectura se basa en un explícito [[paralelismo a nivel de instrucción]], con el [[compilador]] tomando decisiones sobre qué instrucciones deben ejecutarse en paralelo. Este acercamiento permite que el procesador ejecute hasta seis instrucciones por ciclo de reloj. A diferencia de otras arquitecturas [[superescalar]]es, Itanium no precisa de hardware elaborado para seguir la pista de las dependencias de las instrucciones durante la ejecución paralela.
En el momento de su lanzamiento (
Intel reposicionó al Itanium para concentrarse en la gama alta y los ordenadores [[Computación de alto rendimiento|HPC]], intentando duplicar el acertado esquema de mercado horizontal de los x86 (una sola arquitectura, múltiples vendedores de sistemas). Su éxito se limita a reemplazar a los sistemas [[PA-RISC]] y [[DEC Alpha|Alpha]] de HP y a los [[MIPS (procesador)|MIPS]] en los [[Computación de alto rendimiento|HPC]] de [[Silicon Graphics]]. POWER y SPARC permanecen fuertes, mientras que la arquitectura x86 de 32 bits crece en el espacio empresarial. Con las economías de escala alimentadas por su enorme base instalada, x86 es la arquitectura horizontal preeminente en el mercado empresarial. Intel y HP reconocen que Itanium no es competitivo y lo reemplazan por el [[Intel Itanium 2|Itanium 2]] un año antes de lo planeado, en
|url = http://www.top500.org/system/ranking/5597
|título = Titan Cluster Itanium 800 MHz
|fechaacceso = 16 de mayo de 2007
|obra = [[TOP500]] web site
|urlarchivo = https://web.archive.org/web/20070927235927/http://www.top500.org/system/ranking/5597
|fechaarchivo = 27 de septiembre de 2007
}}</ref>
Línea 60 ⟶ 58:
{{Listaref|2}}
{{Control de autoridades}}
[[Categoría:Microprocesadores Intel]]
| |||