„Flipflop“ – Versionsunterschied

| Pegelgesteuertes<br />D-Flipflop<br />[[Datei:Transparent Latch Symbol.svg|100px]]

| Übernahme der Eingangsinformation solange 1-Pegel an E<br />[[Datei:DMT Pegel-D-FF Timing.png|130px]]

|

{| class="wikitable"

| 0 || X || unverändert

|-

|}

 

|}

 

Das D-Flipflop kann auch zum Verzögern des Signals am Dateneingang dienen bis zur Freigabe synchron zu einer Taktflanke. Es besitzt einen Dateneingang D und einen dynamischen Eingang C (Clock), der im Schaltzeichen mit&nbsp;<math>\vartriangleright</math> gekennzeichnet wird, wenn er auf steigende Flanken reagiert. (Wenn eine fallende Flanke die aktive ist, wird noch ein Negierungszeichen&nbsp;<math>\circ</math> außerhalb der Symbolkontur davorgesetzt.) Dieses D-Flipflop realisiert die elementare charakteristische Funktion der taktgesteuerten direkten Übernahme des Dateneingangs zum Ausgang

:<math>\mathrm{Q'=D}</math>