パッケージのサイズからは判別不能 「シリコン面積比率」が示す高密度実装：この10年で起こったこと、次の10年で起こること（79）（1/3 ページ） 近年、半導体ではパッケージの高密度化が進んでいる。パッケージのサイズからは、搭載されているシリコンの“総面積”は分からない。今回は、2023年に登場した話題のプロセッサを、「パッケージ面積に対するシリコン面積の比率」という観点で見てみよう。 半導体の高集積化は微細化と高密度パッケージングの両輪で進んできた。ここ数年はHBM（広帯域メモリ）、チップレット、多層積層メモリなどが大きな話題になっている。1つのパッケージ内に複数のチップを入れる技術は古くから使われている技術で、MCM（Multi CHIP Memory：DRAMとNANDフラッシュメモリとコントローラーを1パッケージに搭載したもの）、MCP（Multi CHIP Package：プロセ
前回の本コラムで、Intelが2017年に発売したFPGA「Cyclone 10 LP」のシリコン上にマスクパターンを用いメタル層を焼き付け記載されている西暦が2009年であることを伝えた。前回記事の執筆時点では数種のCyclone 10 LP、「Cyclone IV」だけの観察だった。その後、より正確な情報を得るために、筆者が代表を務めさまざまな半導体デバイスの解析を行っているテカナリエでは追加で10種ほどのCycloneチップを購入し、チップ開封を行った。2017年に発売されたCyclone 10 LPと2009年発売のCyclone IVの関係性をより明確にしようという意図だ。 表1は、2009年に発売されたCyclone IV Eシリーズの型番の若いチップを開封し、顕微鏡で観察したチップ上の西暦刻印やシリコン型名刻印の様子である。同シリーズは型番の数字が大きくなるほど、ロジックエレ
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
