

NOTES DU SEMINAIRE DU 14 MARS 1980

REALISATIONS CONSECUTIVES AU COURS MP-PS*

INTRODUCTION

Ce séminaire a marqué la fin de quatre sessions de cours étalées sur deux ans (janvier 1978 - janvier 1980), qui a permis de familiariser 80 personnes de la Division PS (liste de participants en annexe 1) aux aspects théoriques et pratiques d'utilisation de micro-processeurs pour effectuer du contrôle de processus.

Son but consistait à la fois à faire se connaître entre elles les différentes personnes ayant suivi ce cours, à leur faire découvrir les différentes expériences et à leur fournir des informations sur le matériel existant dans la Division PS ainsi que sur les moyens de développement qui existent au CERN.

Cette note réunit les documents qui décrivent les réalisations effectuées par les participants à ce cours. Il s'agit soit des textes qui ont servi lors des exposés, soit de brefs descriptifs des autres projets rédigés par les différents auteurs (Annexe 2).


Edité par B. Frammery
et L. Rinolfi

* MP-PS : Cours Micro-processeur PS basé principalement sur l'étude et la pratique du MC 6800 et du TMS 8900.


CARTE D'INTERFACE ENTRE KIT MEK 6800D2
ET LES FACILITES CENTRALES DU CERN

D. Cornuet

- Acquis : - Connaissance
Cours microprocesseur
Programmation Hexadécimal, Assembleur, ...
Utilisation d'un kit 6800
Utilisation des ordinateurs centraux
etc...
- Matériel
Kit 6800, magnétophone ...
Documentation
- Contexte : - Environnement informatique du CERN
Ordinateurs centraux avec support Division DD
. Hardware (grande capacité mémoires, facilités
d'impression, accès aux terminaux facile,
RIOS, ...)
. Software (éditeurs, assembleur 6800, compi-
lateur, etc...)
- Besoin : - Utiliser l'acquis dans ce contexte
Carte d'interface permettant de programmer le
kit en langage de plus haut niveau.




Terminal RIOS non modifié



Station de travail de microprocesseur M 6800 ("µP Workstation")


La mémoire spéciale EPROM (2708) programmée par B. MARTIN (division DD) permet de réaliser les liaisons suivantes ("software switch") :

1. INDEX ↔ VDU
2. INDEX DOWN ⇒ MICRO
3. MICRO UP ⇒ INDEX
4. RETURN TO MINIBUG



INTERFACE CARD

FOR LINK BETWEEN MOTOROLA KIT MEK 68002
AND THE CENTRAL FACILITIES OF CERN (DOWN LINE LOADING)



Memory Map

LA MESURE DE Q (BOOSTER) EN TEMPS REEL

G.P. Benincasa, C. Carter, M. Martini, L. Rinolfi

1. INTRODUCTION

Cette mesure de Q s'intègre avec le nouveau système de contrôle dans la philosophie des 4 canaux^{1,2)}.


Ceci signifie qu'à partir de chaque console MCR (4 au total), on pourra demander une mesure de Q indépendamment d'une autre requête dans le même cycle et on pourra être servi pour autant qu'il n'y ait pas de recouvrement entre les 2 requêtes (ou les 4 au maximum).

2. CONTRAINTES

- Faire des mesures de fréquences RF (à 10^{-5}) au début de chaque cycle.
- Pouvoir faire des mesures espacées de 1 ms au minimum.
- Pouvoir faire simultanément deux séries de mesures dans n'importe quel anneau et n'importe quel plan (H ou V).
- Pouvoir servir 4 utilisateurs dans un même cycle si possible.
- Pouvoir spécifier les mesures avec un train D ou un train B, sans connaître la relation existant entre ces 2 trains.

3. SOLUTION ADOPTÉE

- Utilisation de 2 compteurs HP avec buffer incorporé.
- Développement d'une interface hardware spéciale.
- Utilisation de "preset counter" comme "anticipate preset".
- Utilisation d'un PLS "receiver".
- Développement de 3 modules software en temps réel, lié à des "interrupts" machine et des LAM (Look At Me) provenant des "preset counters".



4. CONCLUSION

En février 1980, le nouvel "hardware" spécifique et le nouveau "software" ont été testés entièrement avec le faisceau, au cour d'un MD.

S'il reste encore quelques détails à améliorer dans les 2 aspects, on peut considérer que la philosophie choisie était correcte et que la mesure sera bientôt opérationnelle.

5. REFERENCES

1. "Improvements of the PSB Q-Measurement System and Adaptation to the New Control Complex", G.P. Benincasa, PS/BR/Note 78-17.
2. "A Microprocessor Based System for Frequency Measurements under Critical Constraints", G. Benincasa, C. Carter, L. Rinolfi, Présenté à "REAL TIME DATA '79", Berlin, Octobre 1979.


La mesure de Q



- particules décrivent une orbite centrale idéale
- en réalité, des causes d'erreurs (position, angle, énergie à l'injection, inhomogénéités magnétiques, ...) font dévier ces particules.
 - oscillations bétatroniques



- dans un synchrotron à gradient alterné:
 - beaucoup d'avantages
 - mais alors extrême sensibilité de la machine aux inhomogénéités mécaniques et magnétiques
 - donc mesures à faire avec une très grande précision.

- en pratique

$$Q = N + 5 \cdot \frac{F_{\beta}}{F_{RF}}$$







Dual General Purpose Preset Counter

PROGRAMMATION DE LA REGULATION DE L'ALIMENTATION PRINCIPALE DU PS.

G. Coudert

1. Présentation du projet : Vues 1 et 2.

Ce projet permettra de remplacer un équipement existant qui ne répond plus tout à fait aux exigences des utilisateurs. En effet, le "TIMING" (de l'alimentation principale du PS) manque de souplesse, et toute évolution de l'équipement impose un développement du matériel avec tous les inconvénients que cela comporte : prix, place, temps ...

La fonction principale d'un tel équipement est de générer une référence tension précise qui est elle-même une fonction du temps, d'un limiteur de pente (variation d'un niveau à l'autre par une pente ajustable) et du champ dans l'aimant principal. Les différents niveaux de tension référence sont générés par des vecteurs qui sont enclenchés ou déclenchés par un "timing" synchrone avec une horloge principale (1 kHz) de haute précision et stabilité. De nombreuses impulsions d'avertissement sont générées par l'équipement : début de fonction (CI00) impulsions fin de vecteurs (CI 1, CI 2 ... CE) ...

Par rapport à l'équipement actuel qui permet la création de 3 fonctions (A, B, C) composées de 8 vecteurs, on pourra obtenir à l'avenir 5 fonctions (ce chiffre n'est pas une limite, mais un choix) composées de 30 vecteurs.

2. Choix du matériel : Vue No. 3

2.1 Prix : Les cartes Motorola utilisées ont un rapport prix/performances très intéressant par rapport à tout autre système basé sur le 6800.

Exemple : La carte 68MM01A coûte environ FS. 1'000.--

2.2 Souplesse : Il existe un grand nombre de cartes standard; de plus, des unités ont été développées au CERN, qui sont compatibles. Parmi ces cartes utilisées, citons :

8 x PIA de M. von Rueden

Switch box de B. Martin.




3. Moyens de développement : Vue No. 4


Etant donné que nous avons voulu utiliser (seulement) les facilités de développement existantes au CERN, nous avons obtenu l'installation d'une ligne vers l'ordinateur central et, de ce fait, exploité les possibilités de cet outil, ce qui fait qu'avec un engagement initial minimum (FS 3'500.--) nous avons eu la possibilité de faire l'étude de ce projet avec un matériel pouvant être utilisé à 100% dans l'équipement définitif.

Il est à noter que ce système d'aide au développement est particulièrement souple (à mon avis !) : accès aux fichiers permanents (ceux que l'on crée et ceux des autres), langage de programmation assembleur ...

Il est bien entendu qu'une simple liaison vers l'ordinateur, sans la possibilité de faire un vrai dialogue ordinateur micro, à travers la carte SWITCH BOX (voir vue suivante) ne serait pas d'une très grande utilité (nécessité ensuite d'écrire le programme dans le micro en langage machine).

4. Matériel utilisé : Voir vue 5.





Vue N°2

SOFTWARE TOOLS

NORD 10 computers

PRDEV

computer

Editor (*QED)

TMS - ASSEMBLER


ACC-IMAGE

PSB


computer

ACC-DEBUG


→ NODAL



Vue No. 3



Vue n°4



8x PIA A

8x PIA B

8x PIA C

6800

16K EPROM
(Programme Gestion)

EPROM 1

PCIA

RAM
(2K)

MI 6804

68MH06

Console Locale

ORDINATEUR CENTRAL

INDEX

OPTO-COMPTEUR
DAC
16Bit
(Resistor)
DAC
16Bit
(Resistor)

REFERENCE TENSION AIMANT

REFERENCE RAMPE

DECODAGE
ETIQUETTE
IMPULSION

30 lignes

IMPULSIONS
ARGUMENTATION
(Calculateur Impulsion)

20 lignes

DECODAGE
SSC

BSC

DUREE
CYCLE

LCPS

LCPS
(LPSB)

DUREE
VECTEUR

DEC.
NIVEAU
B(0,06)

Reset

8p
8b

DATA

ADRESSE

Interface avec μ P-Operation

LECTURE

ADRESSE


Interface ordinateur (CANAC)

ECRITURE

OPTO-COMPTEUR
DAC
8BIT
DAC
8BIT
DAC
8BIT
DAC
8BIT

REFERENCE PUISSANCE MOYENNE


GUSSEMENT



Vue n°4


Matériel utilisé :

1. Carte μP 68MM01-A : ACIA + 2P3A
+ 1K RAM + 8K EPROM - PROM
2. Module microbug 68MM08A implanté
sur la carte précédente
3. Carte RAM 68MM06 2K
4. 8 x PIA (CERN)
5. SWITCH BOX :
Possibilités :
 1. Index \Leftrightarrow Console
 2. Index \Rightarrow Micro
 3. Micro \Rightarrow Index
 4. Retour Micro
6. Chassis 10 cartes Motorola 68MM1C2
7. Eeprom programmeur (emprunté)
8. Console Newbury



Systeme de test pour integrateur de
 Signaux rapides bipolaires a poste
 microproce

Contraintes







Schéma block du système digital

Moyens de développement



Matériel utilisé :

- KIT MEK 6800 D2 "modifié" + interface 20mA 300 Bauds TTY
- Moniteur MINIBUG 3E
- RAM Statiques 8K octets
- EPROM 2708
 - 3K octets : programme utilisateur
 - 7K octets : Editeur . Assembleur
 - 7K octets : BASIC
- Interface atténuateur (opto-coupleurs)
- Boite de test (Horloge , ADC 12 bits , conversion binaire /BCD , monostables pour timing (ex: boucle d'attente Status)

ACQUISITION DES DETECTEURS MAGNETIQUES (IU)

DE LA LIGNE D'INJECTION BOOSTER

M. Le Gras

Présentation du projet

Le projet consistait à digitaliser 48 signaux faisceau et 48 signaux de calibration, à calculer les 48 positions du faisceau à partir de ces données, à les afficher en BOR, à les transmettre en MCR vers un deuxième microprocesseur recevant également les données des transformateurs de courant (ITR) et à afficher en MCR, à la demande d'un opérateur, les positions et intensités du faisceau dans la ligne d'injection Booster.

Contraintes

Les calibrations arrivent 100 μ s après le faisceau pour des raisons de restitution de lignes de base. Le microprocesseur choisi n'étant pas capable de lire 48 données de 12 bits en 100 microsecondes, il a fallu charger celles-ci dans des mémoires RAM extérieures; le microprocesseur ayant alors tout le temps d'un cycle machine pour acquérir et traiter les données.

Pour des raisons de temps de développement et d'économie, nous avons choisi le kit Motorola HEK 6800D2 étudié au cours pour réaliser les deux unités microprocesseurs. Les kits sont montés dans des crates CIM de 3 U de haut.

Moyens de développement

Pour le microprocesseur en BOR, l'assemblage du programme machine a été fait à la main et chargé pas à pas sur EPROM 2708 par un FROM Programmeur PRO LOG M 900.

Pour le microprocesseur en MCR, un terminal Newbury installé au Bâtiment 37 a permis d'assembler le programme par l'IBM du DD. Ce dernier a été chargé sur EPROM par le même PROM Programmeur.

Matériel utilisé

- 2 kits Motorola MEK 6800D2 avec quelques modifications : changement de la fréquence d'horloge (1 MHz), restart automatique, extension de la mémoire RAM sur la zone "wire up" et sélection JBUG/MINI BUG/EPROM;
- un PROM programmeur PRO LOG M900;
- un terminal Newbury.

Difficultés de diagnostic

Pas pour le développement, grâce au moniteur JBUG. Pendant la marche de l'unité en MCR, le programme s'arrêtait d'une manière aléatoire; le seul remède fût de changer la carte MEK 6800D2 (sans doute à cause d'une mauvaise tenue en température du matériel).

Système de test pour intégrateur de signaux rapides
bipolaires à porte incorporée

J. Durand

Ce système de test permet le réglage et la calibration d'un module intégrateur (précision 10 bits \pm 1 LSB) destiné à être interconnecté avec les stations pick-up de la ligne de transfert PSB-PS et du CODD. Il couvre une dynamique de 40 décibels et gère une mesure multiple (200 coups) par points de calibration selon la séquence suivante :

+ 0 dB, + 6 dB, + 12 dB, + 18 dB, + 24 dB, + 30 dB, + 36 dB, + 40 dB

Zéro

- 0 dB, - 6 dB, - 12 dB, - 18 dB, - 24 dB, - 30 dB, - 36 dB, - 40 dB


Le test s'effectue de façon quasi automatique et le système micro-processeur gère l'atténuateur, l'acquisition, le calcul de l'écart quadratique moyen et de la valeur moyenne, et la fonction graphique de la dispersion sur une mesure multiple (\pm 8 points autour de la valeur nominale encodée dans une table) et de la couverture globale de la dynamique.

Le système utilise principalement :


- un kit Motorola MEK 6800 D2 équipé du moniteur minibug 3E,
- une interface boucle de courant + TTY Silent 700,
- un désassembleur (EPROM 2708),
- une carte EPROM 16 Kbytes comportant un assembleur-éditeur et un Basic étendu (obtenu en fin de développement),
- une interface (opto-coupleur) pour la commande de l'atténuateur,
- un module d'acquisition comportant, entre autres, une horloge (3 mS, 3 S ou software), un ADC 12 bits, une conversion binaire/BCI avec display.

La plus grande partie du programme a été écrite en langage machine avec la seule aide du désassembleur (environ 3 Kbytes). La partie calcul (écart quadratique moyen, valeur moyenne) et graphique de couverture globale de la dynamique a été programmée en Basic. Ce système de test a permis, fin 1979, d'achever avec succès le développement de l'intégrateur et d'obtenir des résultats personnalisés pour chacun des 18 modules testés (54 canaux, 15606 données traitées).


Il est possible de trouver des détails supplémentaires dans la PS/EI/Note 79-11, "Intégrateur de signaux rapides bipolaires à porte incorporée".




Organigramme MCR



ORGANIGRAMME BOR




subroutine Display




Position en $\frac{1}{10}$ mm
et en BCD

Subroutine Calcul et Tests



I.U Diagnostic Box



Injection Line Observation

SYSTEME DE SECURITE DU PERSONNEL

A. Renou

Le système est destiné à l'acquisition des données (état des portes, des arrêts d'urgence, des moniteurs de radiation, des bouchons de faisceau, etc.), à leur traitement logique, à l'affichage sur displays des chaînes de sécurité, de messages d'alarme ou d'aide à l'opération et à l'impression d'un protocole de tous les événements ayant un lien avec la sécurité du personnel.

Ce système permettra des commandes, mais ne les fera pas automatiquement, la décision finale restant le fait des opérateurs.

Dans un souci de standardisation, l'option choisie est le traitement à l'aide d'un Auxiliary Crate Controller (TMS 9900) et du matériel CAMAC afin de bénéficier des services de maintenance du groupe Contrôle et d'éviter la charge de travail que représenterait le développement d'un système complet.


La plupart des signaux à traiter sont des états ON/OFF, l'acquisition se fera soit directement à l'aide de modules Input/Output type 1031 A de Borer, ou par l'intermédiaire d'un interface spécifique d'où les signaux seraient adressés vers le châssis Camac par l'intermédiaire d'un Bus.

Pour les signaux des moniteurs de radiation qui sont analogiques, nous envisageons d'utiliser un multiplexeur et un convertisseur analogique/digital l'ensemble étant standard (MUX).


Le système de développement est celui mis à notre disposition par le groupe Contrôle, à savoir un ordinateur NORD 10 et le support software permettant d'assembler, de tester et de charger les programmes dans des EPROM.

En opération, ce système travaillera d'une manière autonome les seules liaisons avec le système de contrôle du PS étant des messages très généraux d'alarme qui seront envoyés vers les consoles.

1. Description du projet



TRAITEMENT (1)




SCC = Sériel Crate Controller


VDU = Vidéo Driver

MPX = 2 x 16 bits

TRAITEMENT (2)



Moyens de développement



SD serial Driver

SCC Serial Crate Controller

P.P PROM programmer

SYSTEME DE VISUALISATION DES PAQUETS D'ANTIPROTONS

G. Cyvoct, M. Ruelle

INTRODUCTION

AA enverra des paquets d'antiprotons dans le PS, 12 au maximum, à raison d'un par cycle PS. On désire les observer à 3,5 et à 26 GeV/c à partir de la pick-up large-bande 92.

Ces signaux étant très rapides (les paquets font environ 4 ns à 26 GeV), il est nécessaire de les stocker pour les analyser ensuite. La solution retenue consiste à :

- digitaliser et mémoriser respectivement à 3,5 et 26 GeV (24 signaux en tout);
- sauver dans une extension mémoire;
- restituer ultérieurement sur un scope, via un DAC.

1. Organisation et description de l'ensemble (Fig. 1)

Pour digitaliser l'information analogique, on utilise un "Programmable digitizer" 7912 AD Tektronix piloté par un μ P 6800 extérieur, associé à une extension mémoire divisée en 24 zones de 256 x 8 bits (soit 6 K utiles), où sont stockés tous les signaux recueillis.

Caractéristiques

- "Digitizer" :

Ampli vertical 7A19	10 mV/div.
	$B_p \leq 500$ MHz
Base de temps	500 Ps/div.
Interface de contrôle	GPIB bus

- Microprocesseur :

Carte micro-module	Motorola M68SAC1
--------------------	------------------

- Extension mémoire :

Carte 8K RAM développée au CERN.

2. Configuration du système (Fig. 2)

- L'ensemble du système est piloté par un 6800 relié au bus GPIB du "digitizer" par PIA. On peut voir les 8 lignes de données, les 5 lignes de gestion et les lignes "handshake" connectées au PIA 1.

Certaines de ces lignes sont bidirectionnelles et programmées en entrée ou en sortie suivant que le "digitizer" est adressé en "talker" ou en "listener".

- La ligne CB1 de PIA2 permet d'enregistrer le trigger RF et d'activer un interrupt qui provoque, après un délai programmé, le transfert de l'information contenue dans la mémoire du "digitizer" vers l'extension mémoire.

Sur ce même PIA, on entre les 5 lignes de sélection et la ligne validation. Quand un numéro de paquet est validé, on envoie le contenu d'une des 24 zones sur le DAC (mode répétitif).


Bien entendu, un trigger RF suspend la restitution et provoque une acquisition de la mémoire du digitizer comme mentionné ci-dessus.

3. Système de développement utilisé (Fig. 3)

- ADS (système de développement autonome)
- Motorola.


SYSTEME DE VISUALISATION DES PAQUETS \bar{P}

signal W.B.P.U. $\sim 4 \mu\text{sec} / 26 \text{gw.}$




1

CONFIGURATION FINALE DU SYSTEME



2

SYSTEME DE DEVELOPPEMENT AUTONOME (A.D.S)



31

PROG. EPROM: - µ MODULE PROM. PROG. (JIC).

LISTING: - VALISE PRO-LOG (BP).

MODIF: - PRINTER (BF)

- CLAVIER + TOUCHE / UTILISATION, CARACT MINUSCULES. (Pour GPIB)

- DAC CABLE " WIRE WRAP, Sur MEX

"PS DISPLAY"

J.C. Cendre

I. BUT

Fournir au MCR un écran de 115 cm de long sur 66 cm de haut, permettant, au moyen d'un schéma synoptique, de donner une idée aussi exacte que possible, du fonctionnement cycle à cycle de l'ensemble des accélérateurs gérés par la salle de contrôle (Fig. I) :

- Ancien et Nouveau Linac
- Booster
- PS
- Ejection 58, 62, 74, etc... des lignes de transfert vers les ISR, SPS, etc...

Il doit indiquer si :

- le faisceau circule ou pas,
- une ou des vannes à vide sont fermées,
- un ou des écrans sont restés dans le faisceau,
- des beam stoppers sont fermés, etc...

1. Contraintes

Il faut que l'image donnée soit fidèle à la réalité, donc modifiable en fonction de l'évolution des machines (AA, nouvelles lignes de transfert).

2. Difficultés

Le dessin doit être réalisé au moyen de "LEDs", disposées côte à côte tous les 5 mm pour obtenir une bonne définition.

Il faut pouvoir disposer ces "LEDs" n'importe où sur la surface de l'écran, donc 30.360 trous accompagnés de 30.360 fils d'alimentation. Les informations viennent directement des machines sous forme de contacts purs liés aux éléments à contrôler. Les "LEDs" de l'écran doivent être pilotées par une logique combinatoire difficilement modifiable.

3. Réalisations

- Concevoir une matrice de 224 colonnes et 128 lignes, précédée d'une logique programmable. Sachant qu'une "LED" doit être alimentée pendant 1 ms toutes les 16 ms pour ne pas avoir d'effet de scintillement, une telle matrice n'est pas réalisable en un seul bloc.
- Diviser le problème en utilisant des petites matrices de 16 lignes et 16 colonnes balayées et gérées individuellement. Il faudra :
 - . 14 matrices horizontales
 - . 8 matrices verticales.

Pour des raisons technologiques, on regroupe 4 matrices sur un module.

L'écran sera réalisé par 28 modules :

- . 7 modules horizontaux,
- . 4 modules verticaux.

II. FONCTIONNEMENT D'UNE MATRICE (Fig. II)

L'électronique d'une matrice se compose :

- d'une RAM 256 x 1 bit;
- d'un compteur 8 bits binaire qui fournit à la RAM les adresses de lecture/écriture et le balayage de la matrice, en décodant les bits A_4 à A_7 pour les colonnes, et les bits A_0 à A_3 pour les lignes. Les données fournies par la RAM représentent l'état des LEDs enfichées sur la matrice;
- une logique d'entrée qui permet d'écrire dans la RAM les données fournies par le microprocesseur.

III. SELECTION DES MODULES (Fig. III)

Selon les informations reçues des machines, le microprocesseur fournit une adresse de 8 bits qui sélectionne le module sur lequel des LEDs doivent être éteintes ou allumées.

IV. LE MICROPROCESSEUR (Fig. IV)

On utilise un système Motorola 6800.

La carte de base est un module CPU M68SAC1 qui comporte un moniteur d'aide au développement (Minibug 3E) et un moniteur dit IOS qui gère les entrées/sorties (clavier, etc...).

1. Moyen de développement

On a choisi d'utiliser un système de développement autonome :


- 1 carte M68DIM6 pour piloter un écran de visualisation,
- 1 clavier ASCII,
- 1 enregistreur à cassettes,
- 1 carte 16 K d'EPROM compactant l'éditeur/assembleur,
- 1 carte PROM programmeur M68PPR1,
- 2 cartes 8 K RAM type CERN.

Dans le fonctionnement opérationnel, on utilisera :


- 4 cartes PIA développées au CERN, comportant 8 PIAs chacune, soit 32 PIAs; ces PIAs seront utilisés en entrée, ce qui permettra d'avoir 512 entrées venant des diverses machines;
- la carte 16 K EPROM (moins l'éditeur), dans laquelle seront écrites les tables et le programme de gestion;
- 1 PIA pour piloter les différents modules (Fig. III).

V. UTILISATION


Les modifications du display se font en ajoutant des "LEDs" et en modifiant le programme en conséquence.




P.S. DISPLAY



Matrice 16 colonnes 16 lignes




Electronique pour une matrice



sélection d'un module

IV



PROGRAM LINES AND TIMING SIMULATOR

R. Maccaferri

1. INTRODUCTION

Courant octobre 1979, on nous a demandé de construire un ensemble qui puisse simuler certaines lignes de programme, ainsi que certains timing utilisés dans le PS.

Ce système permettrait de tester toutes les nouvelles opérations (APA, LEAR, etc.) prévues pour le futur.

2. RECHERCHE DES SOLUTIONS

Un système analogue avait déjà été construit par nos soins en 1975, et depuis lors toujours utilisé. Malheureusement, les nouvelles opérations n'étaient pas prévues et comme il s'agissait d'un système à logique conventionnelle, il était quasiment impossible de le modifier pour obtenir les nouvelles conditions requises.

3. SOLUTIONS

Pour les raisons décrites précédemment nous avons décidé de refaire entièrement le système en utilisant cette fois une technologie micro-processeur à caractère industriel.

Ceci nous a permis de réduire l'effort "hardware" à fournir et de garder le maximum de souplesse.

Les détails de la configuration adoptée pour ce système sont donnés dans les annexes 1 et 2.

4. REMARQUES


1. Les cartes utilisées ont été entièrement développées et construites dans l'industrie (PANEL), et utilisées telles quelles; elles bénéficient donc d'une garantie, ainsi que d'une maintenance de la part du constructeur. Ceci à l'exception d'une carte qui a dû être développée au CERN.
2. Le choix de cette technologie nous a permis d'être très rapides dans l'exécution de ce travail.
3. En considérant l'évolution constante de l'opération au PS nous pourrions pour l'avenir nous adapter assez facilement à toutes modifications qui pourraient survenir.
4. La fiabilité de cet ensemble devrait être considérablement accrue puisque la circuiterie a considérablement diminué par rapport à une construction conventionnelle.


5. CONCLUSION

Nous pensons qu'à l'avenir, il serait souhaitable de recourir chaque fois que les contraintes physiques le permettent, à ce type de solution qui est à notre avis à la fois élégante, fiable et peu coûteuse.

Annexes: 1 et 2

P.S. Nous tenons à signaler que depuis le 17.6.1980, le nouveau simulateur a été installé en opération et que toutes les spécifications ont été tenues. Une note détaillée sortira dans le cadre du Groupe EI.






PROTON MEASUREMENT IN THE BOOSTER INJECTION LINE

P. Cennini

Five beam current transformers in the Booster injection line measure the absolute number of protons injected and the distributor efficiency. The required accuracy is 0.5% in a range of 1/100. The repetition period of the measurements is 600 ms. The software must run a series of calibrations followed by 32 bit floating point arithmetic operations. A M6800 gathers the data through a series of PIA's connected in turn to separate ADC modules. The software routines are written in Assembler language and developed remotely using WYLBUR and down-line loading through INDEX. The system is installed and has been running correctly for about one year with a measured response time of 250 ms.

Fig. 1



* FOR DEBUGGING AND DEVELOPEMENT ONLY

MICROPROCESSOR BLOCK DIAGRAM




Fig. 2

LAYOUT OF THE INJECTION LINE BEAM CURRENT TRANSFORMERS

RELEVÉ DU CHAMP MAGNÉTIQUE POUR LE PS

R. Bonzano, D. Rivalli

But

Réaliser un appareil qui mesure le champ magnétique d'un ou plusieurs cycles dans un supercycle. Les trains B 0.1 Gauss Up et B 0.1 Gauss Down seront utilisés pour ce relevé.

L'intervalle entre chaque mesure, ainsi que le nombre de mesures pour chaque cycle seront programmés par l'intermédiaire d'un terminal alpha-numérique. Ces valeurs de champ acquises, deux possibilités seront à notre disposition :

- A. Imprimer ou visualiser sur écran une partie ou la totalité des mesures.

Dans la visualisation, il faudrait faire apparaître :

- 1) la date,
- 2) la composition du supercycle,
- 3) les mesures entre les limites demandées.

- B. Comparer ces valeurs de champ avec le champ du cycle correspondant dans les supercycles suivants.

Lorsqu'un écart (à définir) sera constaté, il faudra :

- 1) signaler l'écart,
- 2) visualiser la ou les valeurs (ΔB) en indiquant le C^* correspondant.

Remarque : On pourra par la suite envisager la mesure des temps entre différentes impulsions (SSC, CW, CO, C100, etc...)

* Le train C est un train temps réel de 1 kHz.

Matériel et système de développement envisagés

- Matériel : système micromodule Motorola (MM68MM01A)

Pour cet appareil, un interface pour le comptage du train B 0.1 Gauss est nécessaire car la fréquence de ce train est supérieure à 30 kHz (limite du système).

Le nombre total de RAM n'est pas encore défini (approximativement 6 K).

Une possibilité de communication avec le système Camac sera aussi envisagée.

- Système de développement : facilités CERN (IBM).

MICROPROCESSOR (INTEL 8080) AIDED BEAM OBSERVATION

AT THE SC

H. Schroot

Scope

Three different tasks of particle beam observation at the synchro-cyclotron have been realized, using standard CAMAC modules, CERN and field make electronics, and 3 software programs which visualize the converter signals over a network of distributed CRT monitors.

A fourth program reacts via interrupts on the setting of a series of push-buttons, repeated in 3 locations, for automatic start without further electrical arrangements of the desired beam observation program, including function selection and range.

In addition, a number of utility subroutines and single or double byte floating point mathematical routines complete the system.

CERN designed charge integrators convert the tiny detector currents to voltage levels, which are read at the moment of a dictated "Halt", by up to 10 16-channel analog scanners and an A-D converter. Reset and charge time is quartz accurate and software set to exactly 2 seconds. The CAMAC autonomous crate-controller (BORER:1521A) contains a type 8080 micro-processor. All programming is done in Assembler, facilitated by the availability of an INTEL program development system.

Final programs are stored in EPROM's in a memory extension unit, whereas trial or provisional programs enter RAM by aid of punched papertape. A Camac display driver with self-contained recycling memory drives the VDU's. RAM supply is uninterruptable by the aid of the large SC standby battery and a DC-DC converter.

Description of utility

- 1) A secondary-emission profile monitor, placed in the particle beam produces small currents from 32 horizontal and 32 vertical wires. While 2 profile monitors can be used at the same time (and displayed on choice or alternately each second), 128 current integrators (1 nF charge capacitors) are used. The 2 second integration time is followed by a flat-top for read-out and a 10 ms capacitor discharge pulse.

One displayed frame represents 2 co-ordinates: 1 for the horizontal and 1 for the vertical wires (amplitude and logical wire location) for one or the other monitor. Software gain-setting by aid of push-buttons may divide sensitivity down to 16. Channel amplitude display is a white bar on dark background of maximum 100 divisions; however, memory holds information up to 255 divisions. The patterns of bars is a reference to beam distribution and intensity. The screen also displays peak value and curve total. By push-button, an automatic print-out of all 64 channels may be requested over the TTY, including attenuation factor, wire and page number. It was the first time that a SC proton beam cross-section has been visualized, and profiles as small as the stitch of 2 wires (0.7 mm) were observed.

- 2) Eight pairs of small low sensitivity ionization chambers have been installed at critical locations along both sizes in a horizontal plane of the 100 metres beam transport pipe linking SC to ISOLDE. Various lenses and bending magnets may provoke important losses, when not correctly adjusted.

16 charge amplifiers convert the ionization chamber currents to voltage, and signals are handled about as sub. 1. The visualized co-ordinates of loss-amplitude to location shows an arrangement of up to 8 pairs of white bars. Push-buttons set sensitivity from 1-16, corresponding to a loss maximum of about 13000 RAD/hour. Peak value up to 255 is also announced.

- 3) To measure the global intensity, 1 or 2 secondary emission chambers may be placed directly into the extracted particle beam. The currents from the thin foil detector and associated halo-ring are converted and scanned as sub. 1. The SC accelerates various particles and each have a different effect on the SEC current. The corresponding multiplier constant is push-button selected and announced over the VDU. Two floating point calculations permit simultaneous visualization of the absolute detected beam intensities for the 4 signals. Again, by push-button is the selection of "weighted mean", i.e. the display of the calculated mean value over 1, 2, 4, 8, 16 or 32 data entries. The ratio SEC 2/SEC 1 is calculated for the range of 1 to 254%. All this is displayed in up to 19 successive lines, each new line overwriting the oldest. This provides

a visual trend over the last 40 seconds. Various functions of operation may be selected, e.g. memorization of the last SEC 1 data before the monitor is taken out of the beam. Continued use of SEC 2 calculates and displays new percentage ratios relative to SEC 1 value memorized.

A stroke on a push-button in the SC control room prints the last generated line over the TTY.

This program is over 2 Kbytes in EPROM and incorporates various securities, e.g. for missing RF acceleration cycles.

CONCLUSIONS

A la suite de ces exposés, il semble se dégager les quelques idées suivantes :

- Utilisation de modules déjà existants (type PANEL ou Motorola).
- Les moyens de développement sont surtout au niveau Assembler (par opposition aux langages évolués et à l'hexadécimal), soit à travers un système de développement autonome, soit au travers des facilités centrales CERN.
- Pas d'utilisation de système d'émulation, pour la simple raison que la Division PS n'en possède pas. Bien que les différents projets se soient passés de ce genre d'équipement, il faut quand même signaler qu'il aurait été parfois bien utile, notamment en cas de dépannage de modules.
- L'utilisation de mémoires C-MOS avec batteries semble très intéressante car elles permettent de remplacer avantageusement les EPROMs lors du développement et d'éviter la perte de données lors de l'exploitation.

D'une manière plus générale, il ne reste qu'à féliciter les auteurs des différentes réalisations et à espérer que les autres participants n'ayant pas encore eu l'occasion d'appliquer leurs connaissances seront encouragés par ces projets.

Rappelons également que le cours ne constitue que le premier pas d'une formation qui doit être permanente. Le passage à la pratique d'un autre type de microprocesseurs devrait maintenant se faire facilement si besoin est.

Il est également important d'insister sur le fait qu'une formation se doit de permettre à chaque participant de disposer en permanence d'un équipement même très simple.

La présentation de ce cours par plusieurs enseignants ayant des approches différentes semble avoir été bénéfique à tous les participants.

Enfin, rappelons que ce cours, qui semble avoir remporté une grande adhésion, a été rendu possible grâce au soutien actif du Chef de Division, de tous les Chefs de Groupe et de Section du PS, ainsi que grâce à la contribution du Service de l'Enseignement Technique du CERN.

Distribution

Chefs de Groupe et de
Section concernés
Participants au cours
et Professeurs

/ed

Liste des participants au cours de logique programmable

OP

N. Blazianu
B. Canard
J.C. Cendre
P. Collet
B. Cros
G. Cyvoct
R. Hoh
R. Martin
G. Martini
A. Nicoud
M. Ruette
A. Valvini

CO

M. Kirk
E. Marcarini
J. Philippe
E. Sigaud

PO

R. Bonzano
R. Chaintreuil
J.J. Cloye
D. Rivalli

LR

C. Dutriat
G. Rossat
J.L. Vallet

ED

D. Berlin
G. Coudert
R. Lips
J. Mourier (act. SPS)

CD

H. Schroot (act. EI)
C. Vasseur (act. AA)

BR

J.M. Baillod
R. Boudot
C. Carter
M. Chanel
J. Donnat
M. Le Gras
M. Métais
M. Perrin
J.P. Royer
J.D. Schnell
G. Suberlucq

MU

A. Renou

EI

J. Bernard
D. Boimond
J.P. Bovigny
J. Durand
R. Maccaferri
G. Molinari
F. Ollenhauer
P. Pelletier
C. Scheffre

SM

M. Benedetti (Visiteur)
M. Bôle-Feysot
J. Bleeker
D. Cornuet
J. Guillet
M. Lamidon
R. Pittin
J.P. Scheffre
J.C. Thomi

COP

G. Serras
J.P. Tribolet

Professeurs

OP : B. Frammery
J.J. Merminod
J.P. Riunaud

BR : G. Baribaud
P. Cennini

EI : L. Rinolfi

LISTE DES EXPOSES DU SEMINAIRE

1. Interface entre Kit MEK6800D2 et les facilités centrales de développement du CERN - D. CORNUET.
2. La mesure de Q du Booster en temps réel - L. RINOLFI.
3. Programmation de la régulation de l'alimentation principale du PS - G. COUDERT.
4. Système de test pour intégrateur de signaux rapides - J. DURAND.
5. Contrôle des références des 24 alimentations de TT2 - F. OLLENHAUER.
6. Acquisition des détecteurs magnétiques de la ligne d'injection Booster - M. LE GRAS.
7. Système de sécurité du personnel - A. RENOUE.
8. Visualisation des paquets d'antiprotons dans le PS - M. RUETTE.
9. General display du PS - J.C. CENDRE.
10. Program lines and timing simulator - R. MACCAFERRI.

LISTE DES DESCRIPTIFS DE PROJETS NON EXPOSES

1. Proton measurement in the Booster Injection Line - P. CENNINI.
2. Relevé du champ magnétique pour le PS - R. BONZANO.
3. Microprocessor aided beam observation at the SC - H. SCHROOT.